Training courses
Kernel and Embedded Linux
Bootlin training courses
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346
/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2018 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_TPC0_EML_CFG_MASKS_H_ #define ASIC_REG_TPC0_EML_CFG_MASKS_H_ /* ***************************************** * TPC0_EML_CFG (Prototype: TPC_EML_CFG) ***************************************** */ /* TPC0_EML_CFG_DBG_CNT */ #define TPC0_EML_CFG_DBG_CNT_DBG_ENTER_SHIFT 0 #define TPC0_EML_CFG_DBG_CNT_DBG_ENTER_MASK 0x1 #define TPC0_EML_CFG_DBG_CNT_DBG_EN_SHIFT 1 #define TPC0_EML_CFG_DBG_CNT_DBG_EN_MASK 0x2 #define TPC0_EML_CFG_DBG_CNT_CORE_RST_SHIFT 2 #define TPC0_EML_CFG_DBG_CNT_CORE_RST_MASK 0x4 #define TPC0_EML_CFG_DBG_CNT_DCACHE_INV_SHIFT 4 #define TPC0_EML_CFG_DBG_CNT_DCACHE_INV_MASK 0x10 #define TPC0_EML_CFG_DBG_CNT_ICACHE_INV_SHIFT 5 #define TPC0_EML_CFG_DBG_CNT_ICACHE_INV_MASK 0x20 #define TPC0_EML_CFG_DBG_CNT_DBG_EXIT_SHIFT 6 #define TPC0_EML_CFG_DBG_CNT_DBG_EXIT_MASK 0x40 #define TPC0_EML_CFG_DBG_CNT_SNG_STEP_SHIFT 7 #define TPC0_EML_CFG_DBG_CNT_SNG_STEP_MASK 0x80 #define TPC0_EML_CFG_DBG_CNT_BP_DBGSW_EN_SHIFT 16 #define TPC0_EML_CFG_DBG_CNT_BP_DBGSW_EN_MASK 0x10000 /* TPC0_EML_CFG_DBG_STS */ #define TPC0_EML_CFG_DBG_STS_DBG_MODE_SHIFT 0 #define TPC0_EML_CFG_DBG_STS_DBG_MODE_MASK 0x1 #define TPC0_EML_CFG_DBG_STS_CORE_READY_SHIFT 1 #define TPC0_EML_CFG_DBG_STS_CORE_READY_MASK 0x2 #define TPC0_EML_CFG_DBG_STS_DURING_KERNEL_SHIFT 2 #define TPC0_EML_CFG_DBG_STS_DURING_KERNEL_MASK 0x4 #define TPC0_EML_CFG_DBG_STS_ICACHE_IDLE_SHIFT 3 #define TPC0_EML_CFG_DBG_STS_ICACHE_IDLE_MASK 0x8 #define TPC0_EML_CFG_DBG_STS_DCACHE_IDLE_SHIFT 4 #define TPC0_EML_CFG_DBG_STS_DCACHE_IDLE_MASK 0x10 #define TPC0_EML_CFG_DBG_STS_QM_IDLE_SHIFT 5 #define TPC0_EML_CFG_DBG_STS_QM_IDLE_MASK 0x20 #define TPC0_EML_CFG_DBG_STS_WQ_IDLE_SHIFT 6 #define TPC0_EML_CFG_DBG_STS_WQ_IDLE_MASK 0x40 #define TPC0_EML_CFG_DBG_STS_MSS_IDLE_SHIFT 7 #define TPC0_EML_CFG_DBG_STS_MSS_IDLE_MASK 0x80 #define TPC0_EML_CFG_DBG_STS_DBG_CAUSE_SHIFT 8 #define TPC0_EML_CFG_DBG_STS_DBG_CAUSE_MASK 0xFFFFFF00 /* TPC0_EML_CFG_DBG_PADD */ #define TPC0_EML_CFG_DBG_PADD_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_PADD_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_PADD_COUNT */ #define TPC0_EML_CFG_DBG_PADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_PADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_PADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_PADD_COUNT_MATCH_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_PADD_COUNT_MATCH_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_PADD_EN */ #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE2_SHIFT 2 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE2_MASK 0x4 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE3_SHIFT 3 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE3_MASK 0x8 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE4_SHIFT 4 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE4_MASK 0x10 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE5_SHIFT 5 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE5_MASK 0x20 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE6_SHIFT 6 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE6_MASK 0x40 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE7_SHIFT 7 #define TPC0_EML_CFG_DBG_PADD_EN_ENABLE7_MASK 0x80 /* TPC0_EML_CFG_DBG_VPADD_HIGH */ #define TPC0_EML_CFG_DBG_VPADD_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_VPADD_HIGH_ADDRESS_MASK 0x1FF /* TPC0_EML_CFG_DBG_VPADD_LOW */ #define TPC0_EML_CFG_DBG_VPADD_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_VPADD_LOW_ADDRESS_MASK 0x1FF /* TPC0_EML_CFG_DBG_VPADD_COUNT */ #define TPC0_EML_CFG_DBG_VPADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_VPADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_VPADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_VPADD_COUNT_MATCH_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_VPADD_COUNT_MATCH_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_VPADD_EN */ #define TPC0_EML_CFG_DBG_VPADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_VPADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_VPADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_VPADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_VPADD_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_VPADD_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_VPADD_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_VPADD_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_SPADD_HIGH */ #define TPC0_EML_CFG_DBG_SPADD_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_SPADD_HIGH_ADDRESS_MASK 0xFF /* TPC0_EML_CFG_DBG_SPADD_LOW */ #define TPC0_EML_CFG_DBG_SPADD_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_SPADD_LOW_ADDRESS_MASK 0xFF /* TPC0_EML_CFG_DBG_SPADD_COUNT */ #define TPC0_EML_CFG_DBG_SPADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_SPADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_SPADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_SPADD_COUNT_MATCH_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_SPADD_COUNT_MATCH_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_SPADD_EN */ #define TPC0_EML_CFG_DBG_SPADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_SPADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_SPADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_SPADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_SPADD_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_SPADD_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_SPADD_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_SPADD_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_AGUADD_MSB_HIGH */ #define TPC0_EML_CFG_DBG_AGUADD_MSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_MSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AGUADD_MSB_LOW */ #define TPC0_EML_CFG_DBG_AGUADD_MSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_MSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AGUADD_LSB_HIGH */ #define TPC0_EML_CFG_DBG_AGUADD_LSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_LSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AGUADD_LSB_LOW */ #define TPC0_EML_CFG_DBG_AGUADD_LSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_LSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AGUADD_COUNT */ #define TPC0_EML_CFG_DBG_AGUADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AGUADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_AGUADD_COUNT_MATCH_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_COUNT_MATCH_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AGUADD_EN */ #define TPC0_EML_CFG_DBG_AGUADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_AGUADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_AGUADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_AGUADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_AGUADD_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_AGUADD_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_AGUADD_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_AGUADD_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_AXIHBWADD_MSB_HIGH */ #define TPC0_EML_CFG_DBG_AXIHBWADD_MSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_MSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXIHBWADD_MSB_LOW */ #define TPC0_EML_CFG_DBG_AXIHBWADD_MSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_MSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXIHBWADD_LSB_HIGH */ #define TPC0_EML_CFG_DBG_AXIHBWADD_LSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_LSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXIHBWADD_LSB_LOW */ #define TPC0_EML_CFG_DBG_AXIHBWADD_LSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_LSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXIHBWADD_COUNT */ #define TPC0_EML_CFG_DBG_AXIHBWADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AXIHBWADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_AXIHBWADD_COUNT_MATCH_MATCH_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_COUNT_MATCH_MATCH_MASK 0xFF /* TPC0_EML_CFG_DBG_AXIHBWADD_EN */ #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_AXIHBWADD_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_AXILBWADD_MSB_HIGH */ #define TPC0_EML_CFG_DBG_AXILBWADD_MSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_MSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXILBWADD_MSB_LOW */ #define TPC0_EML_CFG_DBG_AXILBWADD_MSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_MSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXILBWADD_LSB_HIGH */ #define TPC0_EML_CFG_DBG_AXILBWADD_LSB_HIGH_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_LSB_HIGH_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXILBWADD_LSB_LOW */ #define TPC0_EML_CFG_DBG_AXILBWADD_LSB_LOW_ADDRESS_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_LSB_LOW_ADDRESS_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXILBWADD_COUNT */ #define TPC0_EML_CFG_DBG_AXILBWADD_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AXILBWADD_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_AXILBWADD_COUNT_MATCH_MATCH_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_COUNT_MATCH_MATCH_MASK 0xFF /* TPC0_EML_CFG_DBG_AXILBWADD_EN */ #define TPC0_EML_CFG_DBG_AXILBWADD_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_AXILBWADD_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_SPDATA */ #define TPC0_EML_CFG_DBG_SPDATA_DATA_SHIFT 0 #define TPC0_EML_CFG_DBG_SPDATA_DATA_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_SPDATA_COUNT */ #define TPC0_EML_CFG_DBG_SPDATA_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_SPDATA_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_SPDATA_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_SPDATA_COUNT_MATCH_MATCH_SHIFT 0 #define TPC0_EML_CFG_DBG_SPDATA_COUNT_MATCH_MATCH_MASK 0xFF /* TPC0_EML_CFG_DBG_SPDATA_EN */ #define TPC0_EML_CFG_DBG_SPDATA_EN_ENABLE0_SHIFT 0 #define TPC0_EML_CFG_DBG_SPDATA_EN_ENABLE0_MASK 0x1 #define TPC0_EML_CFG_DBG_SPDATA_EN_ENABLE1_SHIFT 1 #define TPC0_EML_CFG_DBG_SPDATA_EN_ENABLE1_MASK 0x2 #define TPC0_EML_CFG_DBG_SPDATA_EN_RW_N0_SHIFT 2 #define TPC0_EML_CFG_DBG_SPDATA_EN_RW_N0_MASK 0x4 #define TPC0_EML_CFG_DBG_SPDATA_EN_RW_N1_SHIFT 3 #define TPC0_EML_CFG_DBG_SPDATA_EN_RW_N1_MASK 0x8 /* TPC0_EML_CFG_DBG_AXIHBWDATA */ #define TPC0_EML_CFG_DBG_AXIHBWDATA_DATA_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWDATA_DATA_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXIHBWDATA_COUNT */ #define TPC0_EML_CFG_DBG_AXIHBWDATA_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWDATA_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AXIHBWDAT_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_AXIHBWDAT_COUNT_MATCH_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWDAT_COUNT_MATCH_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AXIHBWDATA_EN */ #define TPC0_EML_CFG_DBG_AXIHBWDATA_EN_ENABLE_SHIFT 0 #define TPC0_EML_CFG_DBG_AXIHBWDATA_EN_ENABLE_MASK 0x1 #define TPC0_EML_CFG_DBG_AXIHBWDATA_EN_RW_N_SHIFT 1 #define TPC0_EML_CFG_DBG_AXIHBWDATA_EN_RW_N_MASK 0x2 /* TPC0_EML_CFG_DBG_AXILBWDATA */ #define TPC0_EML_CFG_DBG_AXILBWDATA_DATA_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWDATA_DATA_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_AXILBWDATA_COUNT */ #define TPC0_EML_CFG_DBG_AXILBWDATA_COUNT_COUNT_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWDATA_COUNT_COUNT_MASK 0xFF /* TPC0_EML_CFG_DBG_AXILBWDAT_COUNT_MATCH */ #define TPC0_EML_CFG_DBG_AXILBWDAT_COUNT_MATCH_MATCH_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWDAT_COUNT_MATCH_MATCH_MASK 0xFF /* TPC0_EML_CFG_DBG_AXILBWDATA_EN */ #define TPC0_EML_CFG_DBG_AXILBWDATA_EN_ENABLE_SHIFT 0 #define TPC0_EML_CFG_DBG_AXILBWDATA_EN_ENABLE_MASK 0x1 #define TPC0_EML_CFG_DBG_AXILBWDATA_EN_RW_N_SHIFT 1 #define TPC0_EML_CFG_DBG_AXILBWDATA_EN_RW_N_MASK 0x2 /* TPC0_EML_CFG_DBG_D0_PC */ #define TPC0_EML_CFG_DBG_D0_PC_PC_SHIFT 0 #define TPC0_EML_CFG_DBG_D0_PC_PC_MASK 0xFFFFFFFF /* TPC0_EML_CFG_RTTCONFIG */ #define TPC0_EML_CFG_RTTCONFIG_TR_EN_SHIFT 0 #define TPC0_EML_CFG_RTTCONFIG_TR_EN_MASK 0x1 #define TPC0_EML_CFG_RTTCONFIG_PRIO_SHIFT 1 #define TPC0_EML_CFG_RTTCONFIG_PRIO_MASK 0x2 /* TPC0_EML_CFG_RTTPREDICATE */ #define TPC0_EML_CFG_RTTPREDICATE_TR_EN_SHIFT 0 #define TPC0_EML_CFG_RTTPREDICATE_TR_EN_MASK 0x1 #define TPC0_EML_CFG_RTTPREDICATE_GEN_SHIFT 1 #define TPC0_EML_CFG_RTTPREDICATE_GEN_MASK 0x2 #define TPC0_EML_CFG_RTTPREDICATE_USE_INTERVAL_SHIFT 2 #define TPC0_EML_CFG_RTTPREDICATE_USE_INTERVAL_MASK 0x4 #define TPC0_EML_CFG_RTTPREDICATE_SPRF_MASK_SHIFT 16 #define TPC0_EML_CFG_RTTPREDICATE_SPRF_MASK_MASK 0xFFFF0000 /* TPC0_EML_CFG_RTTPREDICATE_INTV */ #define TPC0_EML_CFG_RTTPREDICATE_INTV_INTERVAL_SHIFT 0 #define TPC0_EML_CFG_RTTPREDICATE_INTV_INTERVAL_MASK 0xFFFFFFFF /* TPC0_EML_CFG_RTTTS */ #define TPC0_EML_CFG_RTTTS_TR_EN_SHIFT 0 #define TPC0_EML_CFG_RTTTS_TR_EN_MASK 0x1 #define TPC0_EML_CFG_RTTTS_GEN_SHIFT 1 #define TPC0_EML_CFG_RTTTS_GEN_MASK 0x2 #define TPC0_EML_CFG_RTTTS_COMPRESS_EN_SHIFT 2 #define TPC0_EML_CFG_RTTTS_COMPRESS_EN_MASK 0x4 /* TPC0_EML_CFG_RTTTS_INTV */ #define TPC0_EML_CFG_RTTTS_INTV_INTERVAL_SHIFT 0 #define TPC0_EML_CFG_RTTTS_INTV_INTERVAL_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_INST_INSERT */ #define TPC0_EML_CFG_DBG_INST_INSERT_INST_SHIFT 0 #define TPC0_EML_CFG_DBG_INST_INSERT_INST_MASK 0xFFFFFFFF /* TPC0_EML_CFG_DBG_INST_INSERT_CTL */ #define TPC0_EML_CFG_DBG_INST_INSERT_CTL_INSERT_SHIFT 0 #define TPC0_EML_CFG_DBG_INST_INSERT_CTL_INSERT_MASK 0x1 #endif /* ASIC_REG_TPC0_EML_CFG_MASKS_H_ */