Þ•÷ԏõŒ
`
5a
—
«

¿


Á
π
$Հ
ú€

$
:
P
(h
‘
v
 
ƒ
'‡
?7‡
Cw‡
P»‡
Cˆ
7Pˆ
>ˆˆ
?Lj
6‰
K>‰
TŠ‰
5߉
GŠ
2]Š
$Š
0µŠ
3æŠ
&‹
FA‹
ˆ‹
K¥‹
.ñ‹
1 Œ
1RŒ
2„Œ
;·Œ
RóŒ
%F
[l
6ȍ
@ÿ
L
@Ž

œ
¢
¸
8ӏ
c
Np
C¿
€‘
Š„‘
[’
;k’
W§’
Mÿ’
BM“
"“
³“
CГ
3”
8H”
1”
@³”
Yô”
*N•
?y•
H¹•
C–
5F–
—|–
—
t¥—
Θ
vé˜
`™
™
™
4±™
sæ™
Zš
7pš
3¨š
*ܚ
3›
;›
"V›
y›
	”›
ž›
0ª›
%ۛ

œ
$œ
)=œ
?gœ
\§œ
f
Ik
:µ
ð
Ež
[Ǟ
K#Ÿ
7oŸ
7§Ÿ
Lߟ
O, 
B| 
2¿ 
?ò 
=2¡
ƒp¡
0ô¡
;%¢
@a¢
6¢¢
3
Ù¢
>
¤
IL¤
A–¤
;ؤ
O¥
'd¥
Fδ
=Ó¥
D¦
CV¦
Aš¦
"ܦ
[ÿ¦
Ð[§
},¨
>ª¨
,é¨
K©
>b©
H¡©
;ê©
"&ª
AIª
@ܻ
D̪
j«
0|«
3­«
9á«
3¬
@O¬
L¬
<ݬ
K­
/f­
––­
	-®
H7®
E€®
EÆ®
P¯
F]¯
.
¤¯
?Ó°
]±
Žq±
A²
 B²
c²
@ô²
m5³
y£³
ç´
?µ
/Eµ
:u·
)°·
EÚ·
k ¸
DŒ¸
:Ѹ
:¹
4G¹
—|¹
3º
4Hº
<}º
dºº
.»
*N»
>y»
#¸»
9Ü»
V¼
km¼
4Ù¼
#½
,2½
,_½
šŒ½
·'¾
¬ß¾
<Œ¿
6É¿
¡À
E¢À
0èÀ
XÁ
9rÁ
2¬Á
3ßÁ
5Â
1IÂ
 {Â
FœÂ
AãÂ
6%Ã
9\Ã
–Ã
-°Ã
/ÞÃ
BÄ
5QÄ
‡Ä
<݀
ØÄ
+åÄ
Å
# Å
%DÅ

jÅ
@xÅ
4¹Å
2îÅ
^!Æ
|ۮ
BýÆ
‰@Ç
ŠÊÇ
GUÈ
VÈ
.ôÈ
,#É
PÉ
MpÉ
,¾É
FëÉ
Ú2Ê
Y
Ë
ggË
BÏË
VÌ
&iÌ
;Ì
ÑÌÌ
=žÍ
>ÜÍ
?Î
?[Î
A›Î
1ÝÎ
AÏ
*QÏ
¨|Ï
E%Ð
GkÐ
³Ð
DÏÐ
iÑ
D~Ñ
OÃÑ
|Ò
 Ò
H±Ò
úÒ
LÓ
QfÓ
,¸Ó
…åÓ
BkÔ
?®Ô
"îÔ
<Õ
NNÕ
BÕ
8àÕ
"Ö
"<Ö
H_Ö
O¨Ö
	
øÖ
e
Ø
1hÙ
šÙ

ŸÙ
$ªÙ
%ÏÙ
!õÙ
&Ú
%>Ú
6dÚ
#›Ú
%¿Ú
%åÚ
%Û
%1Û
%WÛ
#}Û
#¡Û
ÅÛ
&ÕÛ
*üÛ
«'Ü
2ÓÜ
3Ý
1:Ý
"lÝ
2Ý
'ÂÝ
êÝ
	Þ
 !Þ
BÞ
4YÞ
ŽÞ
žÞ
±Þ
ÉÞ
ÒÞ
ÚÞ
'âÞ
&
ß
(1ß
'Zß
0‚ß
)³ß
"Ýß
)à
-*à
1Xà
7Šà
$Âà
+çà
.á
Bá
^á
qá
ˆá

·
—á
´á
!Äá
æá
â
â
5â
Aâ
(Yâ
*‚â
(­â
Öâ
&ðâ
8ã
#Pã
tã
’ã
®ã
Îã
"èã
ä
.ä
Nä
3aä
#•ä
J¹ä
Jå
"Oå
1rå
¤å
8·å
ðå
#ÿå
"#æ
1Fæ

xæ
#†æ
ªæ
%Êæ
3ðæ
$ç
`8ç
`™ç
&úç
 !è
Bè
 bè
>ď
GÂè
I
é
1Té
5†é
1¼é
3îé
5"ê
8Xê
N‘ê
Xàê
79ë
8që
*ªë
0Õë
!ì
D(ì
mì
zì
!‡ì
©ì
1¸ì
+êì
í
.í
B=í
=ے
¾í
DÛí
 î
8î
Hî
Uî
uî
•î
¢î
 ·î
Øî
%öî
ï
,0ï
]ï
mï
ï
Žï
%žï
Äï
Õï
BÝï
 ð
4ð
EKð
+‘ð
½ð
(Ùð
1ñ
"4ñ
$Wñ
|ñ
7ݖ
4Óñ
,ò
5ò
'Uò
.}ò
@¬ò
#íò
"ó
Ý4ó
/ô
%Bô
 hô
;‰ô
&Åô
@ìô
Š
-õ
÷
¸ö
 °ø
'Ñø
eùø
7_ù
/—ù
/Çù
W÷ù
6Oü
6†ü
6½ü
6ôü
6+ý
6bý
e™ý
dÿý
>dþ
—£þ
M;ÿ
6‰ÿ
:Àÿ
2ûÿ
J.1yB«Xî?G
M‡
LÕ
."7Q2‰>¼MûGIM‘WßW7F4Ö>EJHJÙG$Gl:´5ï%2B+u¨¡„J„Ï:T9rÉ:<
9w
O±
g
ºiW$&|U£aù"[›~ƒŒž¦+MÒ9 dZ'¿`çMHJ–IáF+)r,œ7ÉB
9D@~0¿Mð>>X}>Ö>>T>“WÒ>*Mi8·:ð;+>gB¦dé9N 2ˆ D» F!JG!)’!7¼!eô!EZ"K "…ì"$r#J—#?â# "$C$U$"Y$"|$)Ÿ$É$$ß$"%'%#=%6a%"˜%3»%2ï%"&5&0P&&0 &3Ñ&4'2:'"m'$'2µ'3è'(.(A(3](6‘(KÈ(C),X)-…).³)1â).*2C*1v*)¨*1Ò*0+75+4m+0¢+#Ó+ ÷+.,3G,2{,4®,3ã,-7-T-(o-/˜-#È-1ì-2.2Q.$„.©.&Â.'é.'/9/5V/Œ/¬/*Ê/6õ/#,0#P0t00$¬0!Ñ0"ó01''1O1i1-1­1Æ1!Ý1ÿ1.2+E2;q2"­2Ð2ï2!3,%38R36‹31Â34ô3*)4T4f4+|4?¨49è4*"5*M5x55©5Å5â5ø5.6*D6o6+6¹6/Õ6 7$&7,K7#x7œ77º71ò70$86U8Œ8¦8.º81é8493P9„9£9¾97Ó95:4A:(v:$Ÿ:#Ä:3è:-;)J;t;E;&Ó;ú;<4)<9^<6˜<4Ï<3=8=V=q=‰=5›=4Ñ=3>':>b>>:œ>&×>Aþ>@?4_?3”?/È?7ø?(0@)Y@ƒ@1@,Ï@1ü@F.AEuA0»AìA#ýA!B':BbBGB8ÇB#C!$C&FCmCC%ªCGÐC&D5?D!uDD—D#ÜDE E'=E,eE>’E)ÑE!ûE'F8EF'~F%¦F+ÌFøFG3GSGeG+‚G®GÇGÚGïG H%H@H&]H „H"¥HÈHçHI8I)WI)I$«I"ÐI)óIJ)8J#bJ)†J'°JMØJ-&KTK|ZK3×KRL(^L5‡L5½L¼óL°MÁMÊM7ÒM	
N(N%=N cN4„N'¹N%áN5OO=O/O4½O0òO2#P%VP|PP¥P3©P%ÝP+Q /QPQUfQ¼Q£ÐQ#tWD˜W8ÝW%X.<X4kX1 XiÒXC<Y€Y$YEÂYDZ&MZtZ“Z±ZÐZ ðZ![Z
3[7Ž\EÆ\7]!D]f]6‚](¹];â]^8^!M^"o^(’^*»^.æ^%_!;_6]_1”_Æ_'Î_Cö_0:`k`€`œ`!º`'Ü`a a :a[a6oa¦a¼aÑañab%b;bARb”b"ªb%Íbób#
c51cgc(sc)œcÆcæc!ücd0dEdXdwd!“dµdÐdìd
ee0eJefe:†eÁe×e>÷e'6f^fvf+f-¹f#çfg)'gQg9jg¤g¾g$Ðg4õg$*h+Oh!{h h3¾h;òh3.i;bi/žiÎi!æi4j=j-]j)‹j=µj!ójk13k(ek:ŽkÉk3èk:l=Wl-•l3Ãl#÷l&mBmTmim&ˆm¯mÆmàmóm,n 9n"Zn}n ™n ºn Ûn2ün6/ofo%zo- o$Îo#óo*p1Bp2tp0§p5Øpq%q3=q2qq¤q³q!Ãq-åq$r!8r ZrE{r-ÁrFïrM6s.„s-³s1ás=t2Qt2„t&·t'Þt/u?6uBvu0¹uW
êu!Bw
dw-rw% w%ÆwìwTÿw Tx%ux%›x<ÁxCþx#By!fyˆy¨y&Æyíy9	z'Cz4kzO zðz'	{$1{V{"s{–{"³{(Ö{ÿ{|5|=M|B‹|Î|'Þ|}}7} Q}r}#z}ž}1½}ï}5~3E~y~†~“~ ~­~"º~Ý~÷~ 77o¤ÁØðÿ€4€%J€.p€Ÿ€(»€)ä€/>'X0€*± ܁ý6‚L‚*T‚‚#’‚+¶‚â‚.ú‚.)ƒXƒnƒƒ#ƒ,´ƒ#Ⴤ'„%<„*b„
„%›„!Á„%ã„	…?#…(c…#Œ…)°…3څ+†<:†4w†%¬†+҆:þ†:9‡?t‡+´‡3à‡7ˆ8Lˆ%…ˆ-«ˆ(و<‰?‰1Y‰ ‹‰3¬‰%à‰Š<#Š
`ŠkŒhŠŒóŒ3>9x”´4ЍŽ%Ž$CŽhŽ…Ž¡Ž-¾Ž+ìŽ),B@o.°"ߏ+$.)SÙ}$W“{|“`ø“lY”.Ɣ/õ”$%•'J•*r•.•*̕÷•?–)V–€–•–7´–1ì–9—+X—„—7¡—.ٗ˜!˜@˜Q˜#b˜†˜@™˜Oژ/*™3Z™/Ž™6¾™1õ™4'š=\šOššJêš>5›*t›+Ÿ›6˛,œ,/œ)\œ*†œ2±œ)äœ&+51a.“< ÿ> ž0_ž6žǞ2åž(Ÿ/AŸ1qŸ0£Ÿ0ԟ' 0- '^ .† 0µ #æ +
¡26¡i¡„¡£¡¿¡ß¡5ÿ¡75¢m¢"Š¢­¢1â;õ¢ 1£FR£™£0²£3ã£4¤2L¤]¤+ݤ	¥-¥1>¥1p¥2¢¥/Õ¥-¦.3¦;b¦:ž¦#Ù¦+ý¦-)§+W§+ƒ§-¯§#ݧž
¨â ¨)ƒ©4­©â©Rª(SªB|ª.¿ª.îªA«5_«,•«.«sñ«ke¬Ѭ$­+=­i­…­"­+À­!ì­+®2:®/m®1®Ï®å®Iÿ®I¯0i¯!š¯¼¯2ܯ7°,G°0t°$¥°FÊ°)±';±(c±*Œ±(·±.à±&²!6²3X²"Œ²¯²ʲé²
³³2³ L³#m³‘³#©³$ͳ"ò³&´%<´ b´ƒ´¢´&¾´&å´µ&,µSµoµ‡µ(žµ#ǵ#ëµ#¶3¶!Q¶ s¶”¶$³¶%ض(þ¶&'·"N·q·/·À·/Ü·=¸J¸h¸*z¸¥¸¾¸"Þ¸
¹ ¹&4¹([¹„¹ ¢¹ù/â¹/ºBº \º0}º®ºźߺ(òº»8»N»`»o»‹»1£» Õ»ö»#¼13¼6e¼œ¼­¼Á¼Ù¼õ¼=½Q½p½"Ž½!±½!Ó½!õ½!¾+9¾(e¾,Ž¾+»¾+ç¾8¿!L¿"n¿!‘¿³¿Ó¿å¿$ý¿*"À+MÀ8yÀ²ÀËÀèÀ%Á*.Á1YÁ-‹Á'¹Á3áÁ(Â>Â%YÂ@ÂÀÂÕÂ;îÂ*Ã&;Ã2bÃ6•Ã-ÌÃúÃ&Ä7ÄWÄ*oÄ7šÄ8ÒÄ9Å9EÅ2Å'²Å'ÚÅ
Æ&Æ37Æ2kÆH
žÆçÇ"È(&ÈìOÈ<É$WÉ%|Ɉ¢É"+Ê0NÊ#Ê$£ÊÈÊ2åÊË1ËPË jË‹Ë«ËÊËêË	Ì.)ÌàXÌ(9Ï!bÏ„Ï.ŸÏÎÏ9ÚÏÐ Ð;Ð	MÐWÐkІÐ$˜Ð½Ð"ÐÐóÐÑÑ-Ñ+MÑ/yÑ"©Ñ*ÌÑ÷Ñ7ÒOÒlÒ Ò Ò°Ò2ÁÒôÒ2Ó<GÓ„Ó™Ó ¯Ó7ÐÓ6Ô-?Ô5mÔ6£Ô$ÚÔ
ÿÔ
ÙE ÙfÙ;„ÙbÀÙ%#Ú5IÚڐÚ/£Ú%ÓÚ1ùÚ+Û=ÛWÛoÛˆÛ'¡Û!ÉÛ4ëÛ Ü1Ü!FÜh܅ܣܯÜ)ÅÜïÜþÜÝ!5ÝWÝ!rÝ3”Ý#ÈÝìÝÞÞ.Þ?Þ'SÞ#{ÞŸÞ,°ÞBÝÞ ß!>ß&`ß2‡ß ºß1Ûß2
à1@à:rà#­à+Ñà&ýà'$á%Lá'rá%šá9Àá$úáâ=>âA|âB¾âB
ãDã&Tã${ã. ã-Ïãýã)ä'Gä&oä%–ä¼äÜä(íä#å":å]å1{å­å)Çå*ñå5æ$Ræ<wæ0´æ)åæ(ç*8ç.cç.’ç,Áçîç\
èNjê,¹ê+æê?ë)Rë|ë œëD½ë9ì<ìbZì½ì.Ýì0í0=í%ní”í,´í1áí-î-Aî/oîRŸî›òî9Žï2Èï4ûï
0ð>ðTð"lðð?¨ðAèð+*ñ0Vñ,‡ñ,´ñáñ*óñò$:ò*_òŠò¤ò2½òðò7ó6Có<zó'·óßóýó-ô.Gôvôyô‰ô	ô†
™ô! ö$Bö$gö-ŒöºöÙö‰òö|÷”÷!¨÷Ê÷7è÷ ø;7øsø"ø#³ø!×ø?ùø89ù9rù¬ùDÊù,ú0<ú5mú £ú2Äú'÷úû22û"eû7ˆû%Àûæû ÿûí
 ü-þ/<þ)lþ2–þÉþéþ7ùþ1ÿOÿ)lÿ–ÿ¶ÿÓÿðÿ	;:Z9•-Ï$ý6"
EY
2Ÿ
,Ò
4ÿ
C44xC­Añ,3+`aŒ%î)'>5f$œ-Á-ï3;Ao)±6Û0C]-nœº.Ó08!i+‹·Ç×-ô."=QD!Ô)ö/ 	%P	v	Œ	©	*Å	ð	/
32
'f
Ž
(«
(Ô
%ý
%#'I:qs¬{ 2œeÏ15
7g
Ÿ
4¿
%ô
8OS4£7Ø]-n,œ¦É%p,–1Ã7õ-->[+š1Æ(ø5!4WŒ0«Ü÷!)K']…ŸµÏ4î#$@4e3š3ÎT(W/€<°/í4'Rz2—+Ê)ö) ,J,w5¤%Ú$0%"Vy0“"Ä&ç16@3w,«Ø%í+!Gi~– ¨Éâù
"7*H!s•1­ßû!/4d„¤(¹âï.5d#ŸÃ ß%&)Cm ‹¬Å3ß"6 Q3r&¦&Í8ô$- R l "‰ )¬ Ö &ð '!?![!)u!Ÿ!#¾!â!
""2"-H"0v"#§"4Ë"# #e=#&£#SÊ#J$i$5†$2¼$2ï$1"%7T%=Œ%@Ê%@&L&e&f}&ä&0'&4'-['2‰';¼'ø'+(2A(t(!‡(©(¿É(>
‰)È*Ú*+÷*-#+9Q+8‹+2Ä+1÷+1),/[,.‹,º,<Ø,-%4-&Z-&-¨-&Æ-í-$.0.K.e..™.i´.k/;Š/Æ/	ß/eé/]O0e­0313G14{14°15å1527Q2.‰2(¸2á2÷23/3;O3(‹3)´3-Þ3$4614Eh4)®4,Ø45*5*B5¤m5764J6!6 ¡6Â6#à67(#7L7j7/‰7+¹73å738-M8"{8ž8¸8Ñ8"ï89 09Q9$k99!­9>Ï9$:3:S:,q:%ž:Ä:&à:';'/;&W;~;:—;%Ò;*ø;*#<+N<z<‡<”<«<Ê<ê<	=)(=6R=‰=¨=$Ç=-ì=(>IC>3>'Á>/é>?+3?:_?#š?¾?:Û?*@%A@g@{@@¦@¼@Ð@/å@A)0AZAzA˜A&¤A"ËAîAB'BEBcBf~BåBC%CAEC‡C<¦C&ãC
D@*DMkD@¹DúD-E/GEwE”E¨EÀEÛE3øE,F@F-VF,„F)±F!ÛFýF-G'KG`sG,ÔG*
H4,H0aH.’HÁH àH#
I0%I*VIIœI*¼I&çI1J/@J*pJC›J#ßJKK/KDKYKmKˆK›K,­K8ÚK6L8JL6ƒL2ºL4íL"M3MJM iM!ŠM¬M
ËM#ÙM!ýM.NNNkN ‰NªNÀN!ÔN,öN#O)6O `OO¡O°OÆO.ßO2PAP\P'yP,¡P*ÎP$ùPQ3QJQaQ qQ’Q°Q ÈQ5éQ)R=IR<‡RÄRÛR"ôR&S4>S"sS(–S¿SÞSñST$T%9T_T{TŽT T¶TÍTãT6ûT*2U]UpU…U"šU½UÜUèU%V),VVVjV|V’V¦VÃV/ÙV/	W09W0jW1›WNÍW/XLXhX‚X#žXÂX$ßXY*$YOY fYB‡YAÊY!Z.ZJZ[ZuZ„Z8¡Z&ÚZ3
[95[6o["¦[#É[!í[\%(\+N\z\&˜\¿\$Û\]*]?]*Y].„]³]&Ò]$ù]>^ ]^,~^'«^/Ó^_,"_8O_ˆ_¡_&»_'â_
`))`S`q`8Œ`'Å`(í`+a3Bava•a¨a¹aÍaäaüaDbYb6kb\¢b$ÿb$c6cIcec-}c)«cÕcôcd&&d*Md1xdªdÈdÚdöd2eGeZe*qe+œeÈe"èe3f#?f&cf'Šf!²fÔf)æf-g^>g7g7Õg'
h*5h`h4}h7²h(êh i%4i9Zi”i#´i Øi-ùiD'jlj(Œjµj)Òj1üj@.kok2‰k¼k6Ük!l35l0il1šlÌl1ëlm!9m-[m9‰m:Ãm/þm#.n/Rn#‚n1¦nØn*øn-#o4Qo.†o5µo/ëo0p*Lpwp‡p#¤p&Èp ïpq/q Hq iqŠqªq½q!Öq&øq&rFr7dr5œr0Òrs s^7s–s*¶s4ás)t)@t)jt%”t ºtÛtútu-6uduu3Ÿu.Óuvv;v(Zvƒv8›v)Ôv
þvw/ w/Pw%€w¦w'½w!åwx#&x&Jx"qx)”x#¾x(âxy+yAy,Py,}y$ªy@ÏyCz2Tz‡z6—zÎzæz.ûz*{-E{"s{)–{À{*Û{%|,|18|-j|+˜|2Ä|*÷|<"}/_}C}&Ó}ú},~,G~t~?~EÐ~45:j=¥.ã'€6:€q€Ž€-¨€#ր"ú€87V:Ž:Ɂ‚C ‚#d‚ˆ‚—‚"¨‚<˂$ƒ(-ƒ"Vƒ+yƒ&¥ƒ̃áƒ÷ƒ	„ &„ G„%h„Ž„§„º„ʄ-ç„…&.…U…"n…‘…,¬…4م†(%†N† n†$†´†2ӆ‡%&‡L‡^‡o‡ˆ‡¤‡'·‡+߇.ˆ):ˆ$dˆ ‰ˆ#ªˆ2Έ
‰!‰2‰P‰g‰}‰#‰´‰À‰à‰ÿ‰Š9Š=OŠ'ŠµŠ%Ŋ
ëŠùŠ‹+‹D‹#[‹‹”‹ ‹:¿‹$ú‹Œ;ŒYŒpŒŒ%™Œ!¿ŒáŒûŒ71R$„*©,ԍ"
Ž$$Ž IŽ7jŽ?¢ŽâŽ4ûŽ$0$U:z*µ-à">4\‘ *ºåü*‘9‘:P‘‹‘¢‘²‘=Ǒ:’
@’K’`’l’(x’0¡’1Ғ"“+'“S“&n“<•“5ғ#”#,”+P”|”)œ”(Ɣ)7•1J•.|•«•·•֕õ•–("–(K–t–+‹–"·–+ږ —'—1C—u—8•—9Η,˜95˜o˜ƒ˜˜	›˜¥˜¹˜4՘1
™<™%K™q™™¡™¶™ՙ%õ™$š@š$Vš {š$œš*Ášìš-›#4›/X›+ˆ›´›+ʛ€ö›wœ$}œ*¢œ͜àœ ûœf6t<ž>OžTŽžTãž$8Ÿ']Ÿ…Ÿ4‹ŸÀŸ0àŸ4 F $` … $¡ %Æ 6ì "#¡!F¡h¡+†¡"²¡Õ¡&â¡P	¢Z¢u¢#|¢ ¢·¢ Ò¢ó¢£%-£S£7r£3ª£ Þ£ÿ£¤4¤1F¤3x¤(¬¤"Õ¤#ø¤&¥)C¥m¥'¥µ¥Å¥TÝ¥22¦e¦‚¦1¦@ϦA§)R§|§$™§¾§Û§=ô§ 2¨(S¨|¨š¨"º¨3ݨG©*Y©3„©&¸©3ß©;ªOª*fª+‘ª$½ª.âª'«#9«&]«6„«/»«ë«,¬!/¬"Q¬t¬(“¬'¼¬ä¬ÿ¬%­8­S­p­9€­º­)Ë­õ­®!(®J® b®ƒ®#£®Ç®Ì®Ý®ý®1¯aI¯(«¯/Ô¯°$°<=°<z°=·°%õ°,±#H±#l±±.®±-ݱ,²8²W²v²"‘²)´²Þ²!õ².³ F³%g³³(³+Ƴ(ò³&´!B´d´>„´5ôù´µ44µ4iµžµ'¶µ'Þµ&¶&-¶"T¶w¶%—¶2½¶;ð¶<,·/i·™·#··2Û·¸!#¸&E¸l¸)†¸!°¸Ò¸%í¸$¹ 8¹Y¹2q¹1¤¹)Ö¹+º&,º4Sº%ˆº%®º"Ôº6÷º@.»Fo»#¶»0Ú»8¼2D¼.w¼1¦¼2ؼ1½1=½.o½6ž½9Õ½.¾>¾&^¾%…¾'«¾0Ó¾&¿&+¿-R¿;€¿+¼¿+è¿*À*?À!jÀ)ŒÀ2¶À1éÀ*Á1FÁ0xÁ0©Á(ÚÁ1Â&5Â&\Â4ƒÂ5¸Â#îÂ6Ã/IÃ!yÃ#›Ã)¿ÃéÃ5Ä#:Ä#^ÄI‚Ä4ÌÄ 
Å "ÅCÅ`Å!€Å¢ÅB¼Å%ÿÅ<%Æ"bÆ9…Æ!¿Æ$áÆ'ÇB.ÇDqÇ"¶Ç/ÙÇ5	È1?È#qÈ$•È0ºÈ)ëÈ*É*@É:kÉ=¦É/äÉÊ*2Ê)]Ê:‡ÊCÂÊ%Ë5,Ë'bË(ŠË ³Ë/ÔË/Ì84Ì'mÌ3•Ì-ÉÌ)÷Ì5!Í3WÍ3‹Í0¿Í5ðÍ6&Î2]ÎAÎ1ÒÎ9Ï/>Ï>nÏ?­Ï@íÏ?.Ð7nÐ>¦Ð9åÐ-ÑMÑ+kÑ=—Ñ%ÕÑûÑ%Ò3>Ò2rÒ¥Ò*ÂÒ-íÒ$Ó@Ó!]ÓÓ ŸÓÀÓ)àÓ 
Ô(+Ô%TÔ)zÔ!¤ÔÆÔåÔÕ%!Õ$GÕlÕ…Õ žÕ"¿Õ âÕÖÖ7ÖSÖoքֽ֝ÖÒÖïÖÿÖ×7×Q×p×)Š×+´×Jà×#+Ø8O؈Ø)ØÇØÞØùØ)Ù&@Ù gÙ"ˆÙ«ÙÇÙäÙöÙÚ9.ÚhÚ"yÚ!œÚ7¾Ú7öÚ..Û>]Û>œÛFÛÛJ"Ü@mÜ2®Ü,áÜÝ,Ý9AÝ"{ÝžÝ!»ÝÝÝöÝ6ÞFÞ)YÞ)ƒÞ!­ÞÏÞáÞ(ÿÞf(ߏ߯ßÇßÚßñßà #à;Dà/€à°àÇà&ßàá&á#Eá1iá›á&µáÜá1÷á)â#Hâlâ1ˆâºâÏâäâþâã/ã<ãZãtã’ã,¬ãÙãXèãZAäœä1¶ä'èäå+åKå%[å7å¹åÐåAçå)æ@æWænææ<¤æ"áæç.ç@Dç"…ç¨ç#Äç,èç3èIèeè‚èžèµè#Îèòè%é8éIé*]éˆé"¤éÇé-Ýéê!ê&7ê2^ê.‘êÀêÙêõêë-ë&Iëpëë¤ë½ë"Ûëþëì*ìJì'hìì"­ì)Ðì)úì)$íNí_íuí•í
ªí5¸íîíî3î3Rî†îî»îÓîðîïï2ïIï]ïvï …ï ¦ï!Çï#éï
ð*ðJð hð‰ðŸð»ðØðíð%ñ%(ñNñkñ*ŠñµñÕñòñ
ò'ò@ò!Zò"|òŸò4¸ò$íò"ó5óPóió9‰ó=Ãó
ôôC5ô#yôô;»ô÷ô
õ.#õRõcõ$yõ#žõ
ÂõÐõàõ)ùõ)#ö)Mö+wö*£öÎö8àö9÷*S÷~÷9’÷&Ì÷Jó÷6>ø0uø$¦øËøXéøBù*XùEƒù:Éùú@ú/ZúŠúªúH½ú/ûB6û7yû'±û,Ùûü&$ü"KünüV‹üVâü59ýLoý0¼ý#íý þ2þ!Kþ+mþ™þ·þ×þ7õþ9-ÿgÿ"ƒÿ¦ÿ?Åÿ'-K[-m$›4Àõ*
/
F
Y
o
|
ˆ
	”
ž
«
$Ë
#ð
+
@
N	\fx	Ž	˜¢2®áðü!5K]t”³'Ä+ì+?U
lz™­ÂØ
ô"%6<sŒ
¢­ÂÞ+ñ+%I.ož´Ç
äò7D)S}© Ç/è:"S,v£¼Õè4þ"3	V	h	}	Š	¢	Á	Ô	ã	÷	

-
:

N
,\
‰
%¥
Ë
-æ
!"65Y®Ë+è /5-e$“¸@Ê$
0
J
]
"}
 

°
¾
0Û
5TGf® Îï($@3e'™4Á!ö(0 Y(z £Ä'âU
D`-¥*Ó"þ)!K)h#’¶Ñë(
3/K8{ ´)Õ(ÿ'(P.h*—,Âï"
600g˜.¶!å("Ki.…)´Þ÷BQ*p@› Ü*ý#(2L+«#Ëï
7Wh‚ »%Óù$ > _3€6´#ë,-<*j6•Ìâ2(5'^+†1²:ä9ZY.´0ã'<)Q){.¥/Ô%9*Jd=¯Aí>/ ;n ª ² Ð *ð !7!9Q!)‹!.µ!ä!ü!(">"!\""~"6¡"1Ø"8
#!C#"e#!ˆ#ª#Â##Ý#
$$3$L$h$%ƒ$©$É$3é$1%O%g%2|%1¯%*á%&&&@&\&7m&0¥&)Ö&'1'&H'o'…'*¥'Ð'*ç'6(I(,[(0ˆ(8¹(ò() ,)&M)	t)
~)Œ)'™)Á)ß)Dè)-*!L*!n*$*/µ*
å*ó*6ü*3+G+"S+v+'ƒ+(«+$Ô+)ù+&#,%J,p,-,-¾,.ì,
-)-%I-o--¯- Î-:ï-2*.%]."ƒ.¦.5Â.ø.3/J/4f/!›/½/%Ý/40)80)b0&Œ0"³04Ö0*161R1n1%1!³1'Õ1"ý10 2,Q2~2š2¯2AÄ233730L3,}31ª3Ü3ô3'4<4L4e4({4¤4%Ä4ê4þ45 5!25T5t5$5%²5#Ø5(ü5>%6)d6$Ž6E³6-ù6.'75V7!Œ7®7&Ë7:ò7)-8W8@u8¶8Ð8ð8&
9%19W9r99ª9Å9â9 ý9):&H:o:Ž:¨:DÇ:;#;!C;e;ƒ;œ;´;Î;ì;<-"<P<'j<,’<(¿<8è<0!=2R=…=¡=¸=Ò=ê=$þ=#>#=>:a>&œ>8Ã>)ü>&?>?Y?t?Œ?5¤?Ú?2ï?-"@,P@+}@©@$À@/å@1AGA0ZA0‹A¼AÛAùAB-B,ABInB,¸BåBDúB?C1FCxCC¨C'ÁC5éC3D!SD,uD2¢D(ÕD@þD>?E3~E"²E'ÕE'ýE)%FJOFFšF@áFJ"G/mG1G:ÏG6
H1AH(sH4œH6ÑH8I4AI4vI/«IFÛI="J#`J%„J&ªJ
ÑJ"ÜJ0ÿJ&0K"WK2zK+­K%ÙK#ÿK5#L!YL+{L§L³LÍLZëLFM']M…MM,°MCÝM%!NGN<cN N3ºNMîN <O]OpO0O-¾O5ìO"P<P:ZP#•P¹PDÀP0Q(6Q:_Q-šQ%ÈQWîQ+FRrR'R'µR(ÝR&S0-S.^SSG¡S'éS T2T0DT*uT5 T+ÖT%U6(U_UwU$“U	¸U5ÂU.øU'V%BVhV,‡V+´V#àV#W-(W$VW{W'šWÂW+ÞW
X,)X*VX%X0§X ØXùX=
Y1KY}Y'†Y®YÍY3êY4ZSZ%`Z%†Z¬ZÆZ,ßZ)['6[(^[#‡[*«[7Ö[*\"9\(\\…\' \,È\-õ\N#]+r]ž]¸]DÌ]^'.^>V^4•^9Ê^7_'<_2d_"—_rº_'-`8U`+Ž`"º`#Ý`,
a+.a@Za5›a6Ña4b=b%]b7ƒb)»b-åbc>c5Xc8Žc/Çc-÷c*%d0Pd0d6²d2éd;e Xe&ye3 eÔeåeff*/f$Zf3f3³fçfúf'
g"2g#Ug+yg,¥g#Ògög,h 5hVhrh*h»hÍh1åhi%7i]iwi’i¬iÅiãi%øij%:j*`j0‹j¼j%Ñj,÷j1$k:Vk!‘k%³k<Ùk<l.Sl!‚l¤lÁlÞl=÷l5m*Qm7|m´m!Ðmòm"
n%0nVncn+sn!ŸnÁn%Ün.o 1oRoko o o!¼o"Þo
pp!;p]pwp!”p#¶p)Úp-q+2q+^q5Šq4Àq%õq/rKrbrqr,Žr#»rßrùr3s
Is%Ws!}sŸs+¹såstt7tQt#qt'•t'½t0åtuu;uXuxu‘u¢u"³uÖuéue	vov„v£vF´vSûvdOw´wÆwáw$ùwx3xKxexx$šx¿xÙxõxy'y?y!Pyry'„y0¬y ÝyGþyFz Yz#zz%žz'Äzìz{{F6{}{–{«{É{à{ï{||)|"=|`|s|ˆ|›|±|Ì|Aå|'})=}$g}$Œ}!±} Ó}'ô}2~O~!f~ˆ~ ~¿~%Ó~ù~+C_| ›¼Ûù
€!€:€+T€-€€=®€ì€6*?j …¦*/í ‚?>‚~‚:”‚ς í‚.ƒ=ƒOƒhƒ|ƒ–ƒ¯ƒ"Ƀìƒ„$„C„b„|„˜„³„ф0ï„1 …+R…!~… …¼…"؅"û…%†D†.Z†"‰†¬†ʆ%ä†
‡!‡@‡)]‡‡‡¢‡"¶‡ه!ð‡*ˆ=ˆ"Yˆ$|ˆ¡ˆÁˆàˆóˆ	‰$‰@‰3[‰'‰!·‰ىù‰%
Š3ŠHŠ_Š,Š¬Š½ŠϊàŠòŠ‹‹&‹8‹
K‹Y‹h‹w‹ˆ‹—‹¦‹·‹ȋًè‹ø‹	ŒŒ,Œ>ŒPŒbŒsŒ…Œ—Œ©Œ½Œ͌ތïŒ
$3DSduˆ™­č܍ôŽŽ
%Ž-3Ž)aŽ‹Ž,Ž+ʎ0öŽ0'X2q1¤&֏ý1N1U‡$§)̐ö)
‘"7‘ Z‘{‘!š‘,¼‘"é‘"’,/’3\’,’(½’'æ’b“q“„““ ½“ ޓ!ÿ“!”9A”{”””P©”ú”•3(•H\•9¥•ߕÿ•&–.A–<p–1­–0ߖ+—A<—%~—-¤—'җ:ú—%5˜[˜!t˜(–˜"¿˜)â˜4™-A™o™†™#š™F¾™Dš#Jš+nššš,·šäšÐ
õšBƜ+	+5
a¡
cŸ+Ÿ7ŸQŸgŸ€Ÿ–Ÿ1­Ÿߟß
ðŸ‘Сb¦Gr¦Lº¦W§K_§<«§Aè§H*¨=s¨T±¨a©@h©^©©?ª+Hª>tª@³ª5ôªV*«=«`¿«* ¬9K¬9…¬;¿¬Cû¬e?­-¥­`Ó­>4®Hs®‚
¼®?°P°V°$s°@˜°ŠÙ°d±Q䱉6²—À²zX³@Ó³h´Z}´UØ´".µQµGnµG¶µ;þµ::¶Fu¶l¼¶*)·ET·Vš·Qñ·>C¸҂¸­U¹†º芺€s»"ô»!¼9¼?M¼{¼	½7½<W½0”½9Žÿ½&¾B¾	]¾g¾Fs¾%º¾à¾$÷¾-¿JJ¿g•¿uý¿MsÀIÁÀ­ÁU¹ÁfÂTvÂ@ËÂGÃaTʶÃWAÄ>™ÄEØÄKÅ‘jÅRüÅbOÆM²ÆXÇO
YÇd©ÈcÉBrÉGµÉgýÉ(eÊWŽÊ?æÊ]&ËJ„ËKÏË"Ì`>ÌڟÌ‚zÍOýÍ7MÎL…Î?ÒÎIÏ<\Ï#™ÏN½Ï@ÐVMÐx¤Ð2Ñ>PÑ?Ñ<ÏÑKÒWXÒV°ÒUÓ1]ÓۏÓ	kÔMuÔHÃÔHÕ^UÕT´Õ.
	ÖN8×l‡×“ô×WˆØ$àØ¥ÙQ«ÙýÙ„ÚùÛKþÛƒJÜHÎÞ2ßJJßy•ßPàB`àB£à;æà¯"áWÒáB*âWmâxÅâA>ã3€ã9´ã1îãH äuiä‡ßä;gå(£å2Ìå4ÿå²4æÓçæÈ»çD„è5Éè¦ÿèQ¦éLøékEê?±ê<ñê5.ëHdë@­ë)îë]ìNvìZÅìA íbí3|í=°íPîí;?î{îAîÑî/Þîï#ï%Aï
gïLuï=Âï6ðo7ðŽ§ðN6ñ®…ñ¬4ò^áòq@ó2²ó2åóôT8ô6ôVÄô
õjör‡öLúöbG÷2ª÷GÝ÷Ô%ø1úø2,ù3_ù3“ù5Çù2ýù60ú5gúÝú[aû_½ûüP9üzŠüEýWKý£ý 4þSUþ©þaÈþb*ÿ/ÿŠ½ÿPHV™#ðJ
q_
NÑ
L "m#U´œ
A
§8é;"^
c*n2™(Ì.õ4$CY*4È4ý72	6j	4¡	2Ö	-	
7
8G
<€
˽
;‰=Å;)?6i8 ,Ù$
.+
Z
9z
´
Ä
Ú
ú
.-B/p. 7Ï0)80b7“;Ë@.HBw7º$ò",OS&d‹*›3Æ#ú4 G4h,0Ê û2QO1¡"Ó*ö%!G&gŽ?¤ä2û0.V_b¶+CE‰Išä.ü&+GR
š0¥3Ö-
>8wpp
(r"›!¾#àO`Tbµ3LL=™G×>F^^¥xD}HÂ>?J5ŠRÀ
30dJwBÂ! ' N: e‰ )ï P!!j!Œ! !+²!+Þ!
"".;"#j"3Ž"Â"+Ö"##)#8#;H#„#–#Hž#ç#û#Q$0f$—$+·$8ã$&%+C%"o%>’%;Ñ%2
&&@&)g&5‘&zÇ&/B'.r'P
¡'Fò(/9)+i)J•)/à)M*`^*P¿,!/22/¶e/J00g00˜08É0;4;>4;z4;¶4;ò4;.5jj5iÕ5C?6àƒ6gd7@Ì7A
87O8\‡88ä8[9ly9Hæ9T/:W„:?Ü:O;7l;>¤;Tã;b8<r›<x=x‡=U>@V>G—>Pß>S0?U„?RÚ?R-@L€@EÍ@"A86A*oAŽšA™)F™ÃFI]GG§GƒïGIsHG½HÑIv×KPNLxŸP.QuGQu½Q)3R¥]RS–‘S¼(TTåTS:UjŽU/ùUg)VS‘VpåVeVWU¼W0X.CX@rXQ³X>YBDY8‡YgÀYE(Z_nZEÎZE[EZ[E [\æ[CC\V‡\=Þ\?]J\]B§]Fê]~1^\°^7
_ME_O“_Uã_29`Kl`u¸`N.aT}aÒa0`bk‘bPýb!Ncpc„c(ˆc'±c.Ùc!d7*d&bd!‰d%«d=Ñde;+e?ge§e»e8Óef3,f1`f2’f>Åf&g++g0Wg1ˆgºgÏg#åg;	h4Eh]zh[Øh.4i,ciCi9Ôi2j/Aj5qj*§j1Òj6k=;k8yk>²k0ñk3"l;VlH’l9ÛlHm9^m%˜m¾mÜm+úm5&n'\n/„n:´n0ïn7 o'Xo;€o<¼o!ùo"pB>ppœp-·pJåp90q9jq ¤qÅq7áq-r.Grvr1†r¸rØr3ír!s@sYsxs5—s)ÍsE÷s(=tft‚t4›t6Ðt>u=FuF„uBËu>vMv^v?|v>¼vKûv9Gw6w¸w)Öw!x-"xPx$hx7x3Åxùx/y"Fy6iy y-¾y0ìy(z%Fz4lz/¡z6Ñz4{'={e{;„{FÀ{H|9P|"Š|­|Å|0á|I}:\}5—}2Í}'~9(~9b~6œ~Ó~Uï~*Ep‹K¦5ò1(€HZ€9£€)݀'"/RIf:°0ë+‚H‚b‚?}‚0½‚Hî‚!7ƒHYƒ9¢ƒ<܃L„6f„3„*фBü„8?…8x…H±…Bú…5=†s†+††²†5Ά$‡D)‡>n‡2­‡)à‡0
ˆ;ˆ#[ˆ2ˆD²ˆ%÷ˆH‰)f‰U‰%æ‰Š$,Š5QŠ0‡ŠG¸Š7‹-8‹%f‹7Œ‹%ċ%ê‹+Œ<Œ[ŒyŒ™Œ©Œ-ČòŒ6%Kq#‘2µ+è/Ž&DŽkŽ‹ŽgªŽ00C*t%Ÿ+ŏñ4-C+q(VƐ4‘R‘X‘5ؑa’+p’7œ’7ԒÀ“͓ç“ð“:ý“	8”-B”0p”'¡”Eɔ>•9N•Vˆ•_ߕ2?–Fr–7¹–4ñ–2&—Y—m—…—I‰—)ӗ6ý—(4˜]˜jr˜ݘ(ñ˜(ŸRCŸC–Ÿ3ڟ< CK C ‹Ó \_¡ ¼¡)Ý¡V¢O^¢(®¢(×¢£$£!D£"f£(‰£Ø
²£E‹¥`Ñ¥@2¦1s¦"¥¦8Ȧ.
§E0§v§’§­§#ͧ3ñ§8%¨;^¨@š¨Û¨Fú¨6A©x©-„©S²©/ª6ªHªgª'‡ª0¯ªàª*úª*%«P«Gi«±«Ñ«$ñ«&¬=¬X¬s¬P¬à¬-û¬')­Q­,o­Eœ­â­Hô­>=®,|®"©®6Ì®¯¯6¯.Q¯$€¯'¥¯"ͯ$卽6°P°P`°&±°"Ø°@û°<±/T±Y„±3Þ±,²?²=Y²<—²0Ô²(³1.³&`³:‡³³à³6ñ³A(´(j´=“´,Ñ´)þ´;(µDdµ;©µEåµ8+¶d¶"€¶6£¶.Ú¶<	·8F·T·.Ô·*¸F.¸Fu¸G¼¸&¹K+¹Sw¹]˹5)ºW_º?·º+÷º##»,G»8t»3­»á» ¼ !¼,B¼Eo¼-µ¼&ã¼
½.*½)Y½'ƒ½C«½Eï½5¾/R¾E‚¾+Ⱦ/ô¾9$¿F^¿A¥¿=ç¿R%ÀxÀÀ>¬À6ëÀ"Á3Á)EÁDoÁ-´Á1âÁ"ÂN7Â?†ÂTÆÂ_Ã2{Ã0®Ã9ßÃFÄ2`Ä1“Ä0ÅÄ/öÄ9&ÅF`ÅM§Å2õÅŽ
(Æ+·Ç
ãÇDñÇ26È,iÈ–È`¬È&
É.4É.cÉS’ÉHæÉ*/Ê.ZÊ-‰Ê·Ê*×Ê%Ë?(Ë*hËA“ËlÕËBÌ,\Ì'‰Ì±Ì.ÍÌüÌÍ76Í#nÍ’Í«ÍRÄÍHÎ`Î.s΢Î)»Î"åÎ=ÏFÏ!OÏqÏEŽÏ0ÔÏTÐEZРвÐÅÐ×ÐéÐ-ûÐ)Ñ)HÑ)rÑEœÑâÑ"
Ò%$ÒJÒhÒÒ’Ò¬ÒÄÒ:ÖÒ=Ó"OÓ4rÓ3§Ó,ÛÓÔ1 Ô?RÔ;’Ô!ÎÔðÔ<
ÕGÕ;SՏÕ2ªÕ:ÝÕ'Ö>@Ö5ÖµÖÊÖÛÖ#ìÖ1×2B×u×E„×/Ê×9ú×4Ø'DØ lØ;Ø"ÉØTìØ3AÙ1uÙ8§ÙJàÙ8+ÚMdÚD²Ú3÷Ú:+ÛKfÛK²ÛQþÛ8PÜ@‰ÜJÊÜKÝ1aÝ9“Ý<ÍÝI
Þ TÞBuÞ=¸ÞBöÞ@9ß.zßJ©ßZôß"Oâzrâíâ@ãGAã(‰ã)²ãÜãGüãDä bä-ƒä(±ä'Úä)å8,å:eå> å9ßåGæ=aæ/Ÿæ8ÏæAç4Jçbç3âë‹ìo¢ìví1‰íG»í/î93î:mîA¨î7êî-"ïSPï3¤ïØï,øïM%ð<sðE°ð2öð)ñPHñ1™ñËñ+çñò'ò*<ògòU}òcÓò97ó=qó@¯óGðóF8ô>ô^¾ôcõYõSÛõ./ö.^öHö=Öö=÷:R÷<÷FÊ÷:ø8LøE…øGËøEùXYù"²ùJÕù; ú>\ú%›ú8Áú;úúD6ûH{ûGÄûGüGTüGœü:äüCýGcý(«ý1ÔýOþVþ tþ"•þ,¸þ,åþ<ÿ:OÿŠÿ¨ÿÆÿGÞÿK&(rV›ò4
6D
:{
=¶
Tô
:I„2‹6¾KõNA>DÏAKVA¢6ä9DU0š7Ë@*DÝo1
M-:­&èf	1v	A¨	.ê	1
cK
N¯
?þ
@>˜‹*¤&Ï*ö&!
6H
)
%©
3Ï
<3@1t;¦<â7WmU‡!Ý=ÿ3=#q?•AÕ9DQ<–SÓ6'.^/8½7ö5.-d/’:Â)ý'"Cf›!²/Ô05,R0+°/Ü.(;#dˆ1§6Ù+)<fƒš0¶'ç&/6f#†&ª!Ñ'ó)/E+u*¡$Ì3ñ%5DNz!Éë4þ 38T% ³Ô*è:$N)s.½.ì"6:Y” ¬Í/ì$Aat$„©AÃ(".-Q>F¾  2 "O %r C˜ #Ü $!1%!1W!1‰!1»!1í!0"4P"<…"<Â";ÿ">;#-z#)¨#,Ò#$ÿ#$$7$&V$5}$G³$Fû$B%$\%"%6¤%,Û%=&2F&Dy&Z¾&9'"S'+v'L¢'$ï' (>5(t(1‡(5¹(Jï(I:)„)F )3ç)*68*Io*L¹*K+KR+Až+-à+:,I,9`,8š,?Ó,•
-©.&Ç.+î.±
/'Ì02ô0.'1¥V11ü1>.2.m2&œ2Ã25â2*3(C3*l3—3·3Ö3ô3414AP4:’46Í78 "8AC8…8H™8â8(ö8!9A9M9d9‚9(•9¾98Ò9::5:,H:<u:@²:-ó:6!;#X;D|;%Á;ç;'ý;%<8<ML<&š<7Á<Dù<>=$V=){=L¥=;ò=:.><i>=¦>-ä>h?&{CR¢C+õCJ!DulD+âD9EHE\E7uE-­E4ÛEF&'F"NF#qF•F4±F(æFHGXGkG%†G'¬G(ÔGýGH6.HeH#wH›H4ºHïH!I@1I&rI™I±IÏIæI
J6!J)XJ‚J2”JXÇJ K)?K3iK6K%ÔK5úK40L5eLB›L+ÞL;
M1FM2xM0«M4ÜM1NBCN%†N$¬NPÑNQ"ORtORÇOP6*P.aP7PEÈP-Q4<Q4qQ6¦Q-ÝQ/R;R-XR.†R-µRãR>SAS3\S4SCÅS.	TH8TFTFÈT=U3MU7U7¹U5ñU''VÏOVZY4zY3¯YVãY5:Z)pZ-šZWÈZ? [!`[†‚["	\8,\@e\?¦\3æ\]79]Bq];´];ð]K,^¤x^Ï_Cí_E1`@w`¸`Î`ç`2a5aJTaXŸa8øa;1b3mb2¡bÔb1æbc 6c4WcŒc!¨c7Êc"dG%dFmdF´d)ûd%e)Be8le<¥eâeåeõe	ûe½
f,Ãg-ðg-h3Lh*€h«h¤ÉhniŒi,¦i#Ói>÷i6jINj&˜j*¿j*êj)kT?kG”kJÜk''l[OlC«l>ïlC.m&rmL™m/æm!nK8n,„nB±n'ôno 4o Uo9vr*°r+Ûr3s);ses=us&³s(Ús%t!)tKt"jt5tÃtNátN0uAu3Áu2õuA(vRjv=½v9ûv?5wPuw?ÆwPxQWx7©x8áx…y0 y9Ñy/zG;z-ƒz6±z?èz,({AU{N—{8æ{C|=c|¡|½|9Ò|},};E}"}!¤}:Æ}'
~H)~r~‚~”~:´~Bï~L2Y"Ù/üK,€8x€±€'ǀ ï€6GG`5¨/ށ ‚+/‚+[‚'‡‚'¯‚*ׂFƒŽIƒ–؃3o„|£„I …=j…4¨…=݅)†@E†l††<ó†B0‡zs‡(î‡>ˆºVˆ*‰1<‰8n‰@§‰4è‰DŠ)bŠ/ŒŠ.¼Š9ëŠE%‹-k‹=™‹׋&ö‹Œ#:Œ^Œ*pŒ"›Œ¾ŒԌ8ðŒJ)%t=šE؍BŽDaŽ]¦Ž/B4Tw>̏=:I%„@ªAë9-‘9g‘8¡‘8ڑO’.c’-’’2À’)ó’“:=“,x“3¥“<ٓK”Ab”2¤” ה5ø”.•(H•"q•”•©•ȕ!ەý•–:–T–o–Š–1–'ϖ÷–C—'Z—‚—* —2˗&þ—&%˜L˜2d˜—˜¤˜$µ˜"ژ3ý˜1™N™#k™™(ª™-ә$
š1&š#Xš(|š¥š½šHܚ#%› I›j›2ˆ›.»›.ê›Dœ)^œˆœ"¨œ/˜0ûœ,1L/~%®%ԝ1ú-,ž2Zž(ž¶ž$֞ ûž1Ÿ4NŸ.ƒŸH²Ÿ)ûŸ(% zN 3É gý _e¡#Å¡Jé¡94¢9n¢8¨¢Fá¢R(£J{£JÆ£'¤'9¤Ùa¤);¥3e¥)™¥0Ã¥Mô¥FB¦‰¦.§¦5Ö¦§- §(N§áw§Y¨qªˆª5¥ª9ÛªL«Kb«C®«Bò«B5¬3x¬2¬¬ ߬T­0U­9†­<À­<ý­/:®<j®/§®8×® ¯1¯Q¯q¯‘¯–­¯žD°dã°H±e±u±õ±u²2õ²?(³;h³:¤³>ß³>´=]´:›´4Ö´µ%#µIµ%eµF‹µAÒµ+¶;@¶%|¶E¢¶Tè¶D=·=‚·À·/Þ·/¸¸>¸>÷¸;6¹'r¹-š¹0ȹ<ù¹-6º:dº-Ÿº/ͺlýºGj»Z²»Z
¼Gh¼2°¼4ã¼)½5B½)x½%¢½,Ƚ#õ½.¾/H¾-x¾d¦¾.¿/:¿-j¿;˜¿3Ô¿/À>8À=wÀ1µÀ1çÀ!ÁQ;ÁAÁ=ÏÁ=
Â=K‰š «Â.ÌÂ1ûÂ.-Ã-\Ã=ŠÃIÈÃ.Ä.AÄ4pÄE¥Ä>ëÄf*Å<‘Å-ÎÅ=üÅ:Æ9XÆ<’Æ0ÏÆ!ÇB"Ç6eÇ1œÇÎÇãÇùÇÈ'È<È>RÈ*‘È4¼È,ñÈÉ=É:IÉ%„É&ªÉ%ÑÉ÷ÉÊ&6ʐ]Ê"îÊ!Ë!3ËSUË©ËGÇË2Ì+BÌUnÌ\ÄÌS!Í*uÍA ÍDâÍ 'ÎHÎ2`Î4“ÎÈÎLæÎ3ÏHÏ<bÏ1ŸÏ,ÑÏ-þÏ+,Ð?XÐ5˜Ð|ÎÐ9KÑ9…ÑB¿ÑDÒBGÒ1ŠÒ-¼Ò(êÒ@Ó;TÓ%Ó+¶Ó@âÓB#ÔDfÔD«Ô;ðÔ`,Õ=ÕËÕæÕÖÖ3ÖLÖlÖ„Ö/šÖIÊÖG×I\×G¦×Cî×E2Øx؍Ø#©Ø2ÍØ3Ù04ÙeÙ,xÙ.¥Ù>ÔÙ%Ú'9Ú&aÚˆÚ£Ú,¼Ú>éÚ'(Û.PÛ+Û1«ÛÝÛ ñÛ*ÜC=ÜAÜÃÜ%ãÜ>	ÝAHÝ6ŠÝ.ÁÝðÝÞ!-ÞOÞ;jÞ(¦Þ%ÏÞ+õÞ<!ß6^ßD•ßFÚß!à$?à3dà,˜à;Åà,
á3.á+báŽá+«á×á÷á4â#FâjâƒâŸâ"¿âââþâLã?kã«ãÆã#àã3ä.8ägä.wä?¦ä0æä5åMåhå†å&¤åËå@èå@)æAjæA¬æBîæq1ç@£ç$äç#	è-è)Jètè)’è$¼è2áèé*-éDXéFé'äé(ê5êEê_ê$uêDšê8ßêBëI[ëC¥ë8éë9"ì$\ì ì3¢ì=Öì$í29í"lí5íÅí/Ýí%
îA3î?uî,µî2âî*ïP@ï0‘ï:Âï0ýïB.ð qð5’ðAÈð
ñ$ñ(?ñ(hñ‘ñ8±ñêñòJ'ò8rò8«ò<äò<!ó0^óó¥ó¿óÕóòóôY.ô!ˆôhªôŠõ/žõÎõèõ%ö)öDFö5‹ö$Áöæö(üö6%÷>\÷M›÷ é÷
ø& ø#GøKkø'·ø ßø8ù:9ù5tù/ªùCÚù1ú=Pú6Žú9Åúÿú?û@Wûˆ˜ûH!üHjü,³ü>àü)ýBIýMŒý:Úý,þ(BþEkþ(±þ3Úþ+ÿ>:ÿ\yÿ*Öÿ8
+:5f;œMØ)&
FP
.—
EÆ
3=@S~BÒ%B;%~2¤=×GH]E¦/ì;*XDƒ.È0÷8(KaB­IðB:K}6É$-5,c" ³Ô3ì3 	%T	z	‹	1ª	6Ü	/
"C
Ef
C¬
2ð
#+5ˆa$ê9DI9Ž9È9
'<
$d
&‰
%°
Ö
3ô
(F=e5£Ù3ó''<OŒE¥/ë
)L>L‹,Ø+'F$n)“0½9î3()\-†*´ ß==P,ŽG»HALŽGžæ7%UB{=¾Bü&?/f&–½KÉA:WB’9ÕQ?aM¡3ï%#LI5–#ÌXðNI(˜>ÁDNE9”-ÎZü!Wy9‘9Ë8U>T”SéS=‘J®+ù%89KO…,ÕF -I 8w =° î !!1! N! o!%!¶!Ï!â!#÷!A"*]".ˆ" ·"&Ø""ÿ"1"#OT#"¤#<Ç#0$.5$3d$0˜$HÉ$.%5A%w%Ž%*¬%×%÷%/&8G&I€&-Ê&8ø&=1'Bo'@²'ó'*( /(P(p(('£(
Ë(+Ö(+)..)/]))F£)0ê)*&**Q*^*y*Ž*®*%Ä*ê*
þ*	+9'+-a++#­+Ñ+ð+"
,/$,'T,|,)›,GÅ,A
-+O-1{-3­-+á-.
.)<.Ef.S¬."/:#/(^/&‡/?®//î/30R0f0-…0:³0
î0ü001"K1n1,1¬1AÇ1	22/2?F2@†2	Ç2Ñ2	è2	ò2>ü2I;3I…35Ï3B4H4f4T…4CÚ4'5'F5Dn5%³5*Ù536286!k66@ž6=ß6	7$'7"L7o7%ˆ7-®7-Ü7
8;#8,_8+Œ8+¸8'ä879.D9Os9PÃ9D:KY:¥:Á:Ý:õ:;5';=];9›;Õ;Fé;:0<0k<1œ<;Î<<
=FG=5Ž=$Ä=0é==>9X>6’>$É>Zî>*I??t?>´?ó?@
@¨N@
÷@1A74AlA(„A$­A+ÒA’þA­‘BK?CM‹CsÙCsMD1ÁD.óD"E;*E7fEDžECãE'F0FF:wF&²F;ÙFDG9ZG*”G¿G'ØG(H)H26HfiH)ÐH
úH9I?IXI&uI&œI%ÃI;éI$%JMJJA˜J5ÚJK,KIK;_KL›K)èK8L9KL+…L>±L$ðLEM[MpMnM2ÿM"2N UN,vNE£NFéNI0O1zO:¬O*çO$PG7P$P2¤P"×P úP:Q@VQY—Q:ñQB,R1oRP¡RMòR@S1[S1S-¿SMíS7;T:sT/®TBÞTB!UdU9~U#¸U%ÜU'V/*V*ZV…V¢V+·VãVW"WM5WƒW,˜WÅWàW&üW#X3@X.tX1£XÕXÚX&òXYL2Y‚Y1ZJ4Z)Z©Z@ÅZ@[AG[&‰[/°[)à[)
\ 4\0U\/†\0¶\%ç\"
]0]$K]9p]ª]0È]Eù]/?^)o^™^.«^1Ú^._(;_#d_ˆ_R¦_Jù_D`b`1`1³`å`0ý`0.a1_a-‘a,¿a#ìa)bB:b;}b9¹bCób.7c&fc;cÉc'ác,	d6d2Qd*„d"¯d0Òd/e"3eVeLqeK¾eA
f@LfBf>Ðf)g)9g&cg>ŠgUÉgNh&nh9•hAÏh;i7Mi:…i;Ài:üi:7j7rjBªjEíj73kkk+‹k+·kDãk>(l:gl:¢l:ÝlJm6cm6šm5Ñm5n.=n5ln6¢n5Ùn0oB@o/ƒo4³o.èo3p-Kp*yp:¤pEßp-%qDSq?˜q+Øq'r*,r#WrJ{r,Ær+ór\sA|s¾sÞsþst 9tZtCrt$¶t=Ût+u>Eu'„u*¬u7×uIvLYv(¦v8ÏvFwHOw;˜w<ÔwCx<Ux<’x<Ïx[yEhyA®yðy/z5?z<uz`²z%{69{2p{/£{$Ó{<ø{=5|Fs|'º|2â|3}.I}Dx}8½}8ö}</~:l~<§~9ä~J5i=Ÿ8ÝK€Lb€M¯€Lý€;JD†=ˁ6	‚;@‚3|‚C°‚,ô‚#!ƒ*Eƒ:pƒ>«ƒ(êƒ1„4E„+z„#¦„(ʄ&ó„'…&B…0i…'š…/…,ò…0†(P†%y†#Ÿ†%Æ,é†'‡>‡Y‡"s‡'–‡-¾‡ì‡ ˆ$%ˆ"Jˆmˆƒˆ ˆ¾ˆԈóˆ‰!‰@‰[‰{‰-–‰4ĉoù‰)iŠB“Š֊7ñŠ!)‹*K‹"v‹=™‹+׋*Œ*.ŒYŒ"xŒ›Œ%®Œ!ԌSöŒJ,](ŠE³Eù=?ŽF}ŽFĎNXZN³>2A%tšQ¹*‘ 6‘'W‘ ‘  ‘EÁ‘’5’6R’"‰’¬’$ǒ7ì’‰$“'®“֓ó“”+$”P”$c”>ˆ”3ǔû”•'1•0Y•$Š•1¯•:á•–*9–d–Bƒ–,Ɩ*ó–%—=D—‚—ž— º—ۗ#÷—
˜ )˜J˜ e˜†˜5¡˜טgç˜mO™½™Mڙ-(šVšBfš©š/¼šJìš7›S›Lo›¼›ӛê›%œ*œBGœ/Šœºœ8ϜS(\ …1¦1؝8
žCž cž„ž£žž,ݞ*
Ÿ65ŸlŸ~Ÿ:“ŸΟ(:3 n Š 2£ @Ö 8¡P¡#l¡#¡#´¡#Ø¡7ü¡$4¢Y¢t¢‘¢*±¢#Ü¢£&£#=£3a£#•£(¹£7â£7¤7R¤Š¤œ¤(µ¤Þ¤ú¤C
¥ Q¥"r¥C•¥?Ù¥¦%1¦W¦"p¦“¦ª¦$»¦à¦ø¦
§+§&<§&c§'Š§)²§!ܧ"þ§+!¨(M¨v¨*Ž¨'¹¨#á¨#©7)©7a©/™©,É©2ö©))ª"Sª&vª'ª"Ū$èª!
«8/«h«<‚«+¿«*ë«%¬#<¬+`¬JŒ¬L׬'$­'L­Zt­+Ï­:û­O6®!†®!¨®GÊ®¯/¯/N¯5~¯´¯ɯà¯7ÿ¯37°/k°9›°<Õ°±L1±K~±;ʱ²:!²,\²b‰²Fì²C3³0w³+¨³iÔ³">´;a´^´Rü´OµEbµ;¨µ/䵶U,¶D‚¶aǶI)·*s·2ž·+Ñ·5ý·;3¸'o¸|—¸|¹7‘¹nɹ=8º-vº&¤º%˺'ñº9»+S»*».ª»AÙ»C¼#_¼"ƒ¼¦¼Vż5½'R½z½‘½D§½2ì½@¾`¾7t¾¬¾ʾã¾
¿¿(¿
;¿
F¿'T¿+|¿#¨¿4Ì¿
ÀÀ
À*À@À
_À
jÀuÀ]‰ÀçÀýÀ%Á6Á#IÁmÁ‹ÁŸÁ"¼Á'ßÁÂ,Â7FÂ~”°ÂÊÂæÂ+÷Â#Ã>ÃZÃvÖÃ.¨Ã×ÃEöÃ<ÄWÄvÄŠÄ!§ÄÉÄ2ÞÄ2Å,DÅ;qÅ­ÅÌÅæÅÆÆ7ÆLÆkÆxÆ-‹Æ¹Æ$ÌÆ!ñÆ)Ç;=Ç[yÇ+ÕÇ6
È8ÈSÈqȏÈ9«È,åÈÉ'ÉGÉ!XÉ zɛɴÉÆÉÞÉöÉ%Ê
2Ê@ÊYÊ>jÊ"©Ê1ÌÊ'þÊ4&Ë&[Ë'‚Ë@ªË%ëËÌ0Ì2OÌ'‚Ì9ªÌ9äÌ+ÍJÍG_Í:§ÍâÍýÍ&Î(8ÎaÎtÎ!…Î6§ÎÞÎóÎ,Ï;ÏYWÏ/±Ï!áÏ+Ð+/Ð5[Ð1‘ÐCÃÐ0ÑB8Ñ({Ñ!¤Ñ<ÆÑ'Ò1+Ò-]Ò0‹Ò=¼Ò}úÒ_xÓ8ØÓ7Ô-IÔ2wÔ&ªÔ9ÑÔ2Õ%>Õ$dÕ)‰Õ9³Õ$íÕFÖ9YÖ+“Ö1¿Ö-ñÖ*×(J×Gs×C»×>ÿ×>Ø*^Ø?‰Ø:ÉØ/Ù74Ù$lÙ‘Ù1¯Ù áÙ&ÚA)Ú;kÚ §ÚÈÚ\âÚ)?Û9iÛ>£Û+âÛ2Ü1AÜGsÜ<»Ü%øÜ-Ý#LÝp݃Ý+¡ÝÍÝìÝ(Þ1ÞPÞ5lÞ0¢Þ.ÓÞ$ß*'ßJRßHß3æßAà;\à?˜àNØà'á,?á8lá:¥á8àá<âIVâU âVöâ`MãF®ã<õã62äiä5€ä+¶ä;âä/å-NåT|åvÑåcHæg¬ædçDyç	¾ç+Èç$ôç3è'Mè uèL–è;ãè>é^é&wé2žéÑé1ðé3"êAVêF˜êPßê40ë.eë.”ëÃë"àë+ì /ì%Pì+vì#¢ì$Æì6ëì%"í%HíCníA²í%ôíî30î5dî3šîÎîéîï!ïD=ï;‚ï:¾ï(ùïC"ðDfð#«ð7Ïð1ñ$9ñ1^ñLñÝñ@úñ8;òDtò/¹ò$éò)ó:8ósó{óŽó@šó&Ûóô`ô&pô0—ô0Èô,ùô=&õdõ
uõ:€õ»õÒõ.ãõö.!ö?Pö2ö.Ãö4òö3'÷+[÷6‡÷D¾÷2ø6ø&Kø,rø&Ÿø&Æø%íø"ù@6ù=wù'µù$ÝùúK ú$lúI‘ú#Ûú0ÿú"0û!Sû/uû;¥û0áû0ü0Cü'tüAœü:Þüý8ý$Wý5|ý ²ý4Óý#þ9,þ9fþ þ¼þÕþMîþ<ÿ@Uÿ–ÿ<¯ÿAìÿF.u&”/»ë*û&
<C
 €
2¡
Ô
ê
"#Fe*y-¤3Ò6P=7Ž/Æ]ö5T6ŠAÁ*.,NJ{;Æ"\%‚&›Â$Û/0Jd™´-Î?ü2<!o‘#°IÔ#	(B	-k	-™	Ç	ç	"
)
F
`
=y
·
9Ò
C=PCŽ6Ò2	#<`x”­4Ê+ÿ:+
Of
A¶
Iø
CB†¡ÁáüE]Az)¼9æ< ]){G¥Kí9=J>ˆ)Ç%ñ 2S;hW¤.ü+I@	Š7”Ì æ .(CWE›#á=CC?‡UÇKFi'°:Ø4+Hct`ØS9[4é4FS9š6Ô/;;=w?µ>õ>49sM­Kû0G-x.¦Õ4á=3T2ˆ?»8û44%i>0Î/ÿ/D)duŽ  4% Z z > aÏ 61! h!N‰!Ø!Fó!X:"!“"µ"Í"Aí"C/#Is#'½#&å#R$2_$’$V™$:ð$/+%K[%:§%1â%}&:’&Í&=ë&0)'4Z'/'9¿'9ù'3(bG(0ª(+Û()=)3W)S‹)@ß). *PO* *!½*3ß*+I&+<p+ ­+0Î+!ÿ+*!,+L,/x,.¨,>×,,-!C->e-!¤-:Æ-%
.<'.:d.,Ÿ.2Ì.3ÿ.3/LJ/A—/	Ù/2ã/ 070=W0>•0Ô0,æ0,1 @1a1<1.¾17í1I%2%o2.•2<Ä2/
32135d3%š3:À3=û3A94o{49ë4(%5N5I`5&ª5CÑ5@6;V6C’6?Ö6/7>F7*…7y°7)*8FT85›8'Ñ8(ù81"91T9L†9=Ó9B:3T:%ˆ:2®:Oá:71;6i;
 ;H«;Aô;@6</w<,§<,Ô<?
=3A=:u=3°=Fä=-+>-Y>@‡>È>Þ>û>?,&?0S?H„?HÍ?@'@/:@"j@#@+±@,Ý@.
A9A2KA$~A!£AÅA8ãAB3B8IB‚BB»B×BôBC".CQC-kC$™C:¾C2ùC0,D]DC}D8ÁDBúDI=E)‡E6±EMèEO6F:†F>ÁF)G<*GgGY‡G"áG5HG:H"‚H'¥H#ÍH)ñH.IJI`I7wI#¯I"ÓI5öI7,J*dJJ«J ÂJãJ!þJ" K&CK&jK$‘K¶K'ÑK"ùKL:6L9qL>«L+êLIM4`M*•MAÀMNN.N-MN-{N!©N ËNNìN;O/KO.{OªO6ÉO#P$P =P"^P(P,ªP0×P0QH9Q‚Q%ŠQ!°Q'ÒQ!úQR3R-JRxR&’Rz¹R4SJSjSc|SjàS|KTÈTáT&ýT,$UQUgU €U ¡U!ÂU-äUV-V"JVmVŒV«V:ÂVýV9W4JW'WN§WöW*X/>X4nX5£X,ÙXYYP<YY­Y.ÆY"õYZ'ZAZSZmZ*‡Z²ZÅZßZôZ$[7[GT[œ[2µ[.è['\$?\%d\,Š\3·\ë\(]0]*O]z]+Ž]º]$Ö]û]$^:^&Y^/€^-°^-Þ^_(_=_X_@r_8³_Lì_9`?Y`1™`"Ë`%î`a40a2ea%˜aF¾ab@b&]b*„b-¯bÝbðb	c c=c\c"vc&™c Àc#ácd%d#Aded&„d&«d1ÒdLe/Qe0e²eÏe,îe,f+Hftf=Œf-Êf&øf%g2Egxg*•g%Àg3æg)hDh/\hŒh"§h@Êh"i,.i/[i"‹i%®iÔiëi$j&0j$Wj<|j:¹j(ôj)kGk-]k!‹k­k*Åk>ðk/lEl\lrl‰lŸl¶lÌlãlûlm"m6mLm`mtmŠm m¶mÊmßmõmn"n9nPngn}n”n«nÂnÛnðnoo3oHo`otoŠožo´oÊoâoøop-pJpgp}p’p§p9ºp,ôp!q<?q;|qK¸qKr Pr@qr?²r4òr1's'Ys%s§sJ°s2ûs<.t2ktžt=µt#ót!u9u'Yu2u(´u(Ýu;v@Bv9ƒv8½v7öv€.w¯wÂw%Ûw+
x,-x+Zx1†xL¸xy y_7y!—y¹yHÖyZzUzz*Ðzûz3{@N{K{>Û{;|;V|W’|=ê|=(}2f};™})Õ}ÿ}+~AG~&‰~-°~QÞ~60g+}+©\ÕI2€)|€7¦€&ހJP
ê	ò
@	•	1eD=7
v	a
E>	H
ü
{¬ü«†42ó	l
`Ï–ƒN¢¾×
*
=áá*]š
Ã!FëÉ~ž6	.
Ù	ˆÜ
Ÿ	s
Š»yb	Ó>F


˜I¾­™K
‹6·Á¤
Gn
ÍÓdðî
#Õĸ
¹	$ûÈDÀ±À4Mçsíú	
	ù¤¥7³]
*	\Bc	¸y'W
ð3z׫	j$
âŠkfH
“"à/ý
	e˜ýé
	3
¹
µâ|·
¸	¦
¥
p~Ú9î
Pd|~ý
‡g˜šSé^²Tƒä
'túv
Ÿm	*0ì
…mµ
II8õ‰
(/l&
‰VÄ	É÷ºÕãUúa¦


”
O
F{y|ÔRŠ÷	
rÕÏßë;
&{>g
ª‹*
c˜uú¨ø”­
ïð‡Çk
BçýA	ñ‚
	ÝÖÃñÿ°s	}
M
ÐŒ+
h
<	£o­	Ò‰oìûjÛ˜i5
 øÂé	Úˆ
{u£þÙ ÆÅñqznÆIò*
·Î\£$Ÿõ½¬
ë+·-
Øz°ÖAc‹¦	—)sLQ
’%)˜ûþÝä
”´¯*›‡âÖPù'Ã
E	.¦àç•
Ö ÷9Т‡8yN
°
F–ç

–
	=„¬
Çè
ÅÈ
£Á	²U
ìA
œ
y³Œâ

CìÂÌ
!
<
Ì7Ôª
›
P™q8?ì	½	ƒu
ª®¸f	-	w}8
÷
+ôþDDÄýþS	Ê;h'Ü›
EZ`
¥	Â|	Î	²€ì
jšÖL<Š]›]N‚
x”
vŸ
:
	![B@
ö
Ë
”Ö
ü¿ùõµü§Ë?y«³^1
u\8¹¶A
êÿ©
Q	GÉU:i•Ã0Ã	„…uCÁôá$	Q°÷07£Ÿ?CöOv

šoÅ÷E8	R銆	i"	6FÝj
yî
·˜]u§"
ó¹m

7	PÃuð;	±	`	HöÙ(ðP/”-áF	95Ý 
²ØbšØ
bÖR	ÙÞû
¨¯˜

¨
4
(x0Í

	­
i¾˜
Y
ØÅåð
e
øR;|
R¸
	ˆU?/¿	ì0#‰$fs	¤	§p	ÂäjM½ãk[
·Új£Ñ# HeÚ‡™?¼Å|Ê	l3
@
5tš|ÝÆ«„WÕ
†h
C
žK
Ÿ
Å	
ñA’ä
ýn
K	p
ÁU1Ì	-:.	G@<v±¢
´ûÄ…ÙnzBþsÝ	
móžêKö
ÁaËr	<
¶
©W±ÃjþâU¿2¢	)¦Ïš–åu0
z¶µ´†á	¨	»¶	ÄÖÌYVnN	S(
1¿™[Œº	›w}NÛ¦
"4²SàZm
ZÆÿ‘Ü
ÚXõ\¬i
vQ
	“zª9¡M`
ù
>œ2
â
,‰sL

´@ù¾|ß	‘)ž„
f‹“ÞDB"
Ð!§á£
›

ò
ê—
5cP¦·
ÄO	8Ÿ5ˆ	³´ÇÎEˆ
Ó	v	$zþ¸QK@£Ï
0Ç
-| “+-ÿ
«
—
|Èô 	òäÀQÑ
Þ	Ïèm¢ØÅË"Ú,oáÈ
r=}
+ç
þ
‚C¬ŽC®#¤
û	@ÿ£:$è·ã
'd
+
p-}
\ŽÕñDôw²ž
	
_oØ
¾c Šüj
Y–	53µÝ
m	"n?#	ôj,=¹í
?h
˜	ÿ	ÏœœqWDð}íÌw
Òd¯²‚*³	Ñ2	š
;
ìÒ1wÿ¶%
ƒŒ8­
<q	xu	
Ü0bW	¯Í.
ŽƒB’
öp ;†
Š	]ç|e*
$2IF¦©`I4«åú

æ(¯
®Ød혯1@“›’BÈxêG6
Æ
ô¸P×	I
ﶢò
áʝ­ˆ¥
D
òWÿ
À‹
s†¾÷Ž
Hœy
	ßµ a

Ö©VôÔ>8À
B	ÐÔò¹º
ò€Mð®€	 
6Ò­êz
í'I$
‡
~ 
äT™
1Y	è
nG†R
û
&§È—	Nad‡Ñ0	Hï	[U
æ
)®öwZ}
ŽõÛ
æe‡)ø

éjl7b×
°±¿C~J?	ñ¼…|
”
r
Ñ6n
{ú
ç
0jy	n¥èp½~o9
r
Ó	¼
ò
®ˆ&<¥)µ÷6
•
—Ãmwç(„ED©ùD	›ž
X ™	4Œ
M
µp³ì
é¸ä…®îpü+ædŸ,ÒH
d
кc߉
Îj
¼/ÈW—îö	ÖØ)	ê<	P
	’ËÇ
Xy
àÙ’Ó/îTù
J
QÔ›ÐäÃx²
¼(öK
iæ×ÊCœË²
år‚f
´qÓ4—eë÷
²
ç	¡âÈ
§B
‰bg5_Ó€Æ	”	OE
ú’´
é¼TóLÜ×à™ýQlÕTÏƺ^
¿a‡yø®¿:j¨3šþ
ÅÔ
*‘
_1²!úe	OJLê\
óß~	™–…œîÖO
h	Û®	Îɹo8Ó¨á
˵
“ˆ¤ê
š	{Ãk	Ò1Wꥠ%…
QA>
Ï
;
>7¡ê#
÷c
Õ
‡´B
}¥
·†Ô	¨|ŸQšáËyÚ'ëã.æ]
Ä 
EG
F,¾h.v¦Á9	ö
Õà
¶ùaÆXqê
ã[»Ò	@÷
|
ZôŒPô
MB
X´í´ÿGS
¢g
TlÄ
ä[ÍÒ`À=kå^(	Ó–	S
sï
zØ£	žQ¤\g
b
4V€
aJœ	‡
Ç4	¼üë
¹ú
 ‡f
 z	EV+‚í‰Ñ	ZF=
ñ¨>'
™
5
r¡€	‘o;
¬Ïo׃
A
«Ø„	´K
(¯ó«¥”/)t×M	Âe!
>醹h
pX!t!ª–}»
¢
üøPy
v/.
¹¬	öŠÚ
ہ…gAhÇZÑ­
4

J^_Sgk›ß	[Ür¤‡@3
‡cò¶yß
ê˜PZ
©	
ÍÝìu3Ó•»	ק
Ê®/ô
d*l
S»`
pÝP
öÖ	ö
à	gÑ™{lÂ	dèNV3”ëáÊzXŒHƒ
ª	Ù_	óQU
©L„$
£çŸ}T	Cª
ne¯
„
;
œ1öRl!OzÄ;Ü
º~
¿ÍÏ]õ¨
œ
R‡«
š
Ìø²Ã
B¡T
	:ý+”¯ãæò¤h/
ýŽß
IÇ“
]	Z¹‰	¶ÎŽYk
>•K×Ú	´
±ŸU×‰ª@±ºL¹
FïMÊ
T
A&_ý
rʄó\	|úÀ
Æ
W^ÞÕÐ|XÁºÛ
ʪ¿HfhB
)è
c[	%ÿ	‰—=ß_@¢:[
þÐ<4
Ä
^
[~
\Y€Êž˜îZô­%	[]Úu	q		b®GÁû`J
L	Ì’}ƒ

{
Š“

	Ï4.=G
gq¶ÍºWí;KÏ¿
Ë
0¶
Ít
Z 
Ú'	Þ
(ñ…E(
h5ÒR1


—	
rM
A
J|ˆ,
ÐëLîX
u+."
ú¬[s
3	iŽ8
Çš÷íO‘	å
½ê¨©ž—Ôýð

õ
kÛ	Ví¬‡
ÙùÔ
¶ò	{u‘!e
wN+…	iå

­c–©Î
ª
:
¿•RÔí“\†È	æ	=¯P
Ȏ
¸
?É
{
"ðŠº
kî#®
Î
ÿ,¢µ
Éï&
§ c
*ê$°Àïmþ
àf³
Ô‹¤ZÌ&	ªê	úo
/$Œîk¡Åû
”4ˏ
»
“Œí…
Û
ží\1t
eé
Æ~
à
‘ÎL
†Ù
[nl
ÂlÅ@ï
â	E!	CÙ-GL­q§	‘K§
6
9¸U¬ð
­7Jm´µŽ
·ã—\9
©€9È
^+	SR
Ñq"ᎈ•Ä¾
Òš
öS¦¢

»iþRIØ	X
 -»©¼	þ8Ûùb
þrYÞó%=
'´º{
tWPq
$6‚
’
±Ã
Ö
‚’­%À6zfw
ø
_
´òó
Â
¯	L¹™v
Y!#%V
wWý
:Ûaºõ
°á~üN
2ÜfåÔs
“}â°	—
*B
úæ«
4:f‹µÌàN
9Á¼

¹
A]<Ò
ë	°v¢ûó
02£؋
Éãàë̝€¼è
tö
X	
.
E
¨xþ	ct
DêÅOÿÞ
Žðòž½
â
½®
K…R
Ò

ƒo
’È€”<

”0Çà¸í
Ý
EK“	Š
õ5
m˜½#º¤M3Št	ÙÔ‹±I½À
6tÚ/†
xÊo%µh~;ë:sçSüäO,XD
Ä–«ŒI
/
ƒg
=Ï	ƒ3Ê®ÅÙf-…ù	®
>5ߒ仸‹ûÐNE/	-Aùf§
™‚	 
3é÷,	o ^žï¼;|O}	àa
Ðí

tõñ,
$2Ñúýõ°
'T
Ú
ùÉ
zÁ'Ë
×-ÜÛ!
±Ìá
÷Ó	
6Ô(
°q
Æ¿Þ!ë
W
D
l<Èç_Œv[
z
¼
Èã³Ð
ðÿ


6 i
iÇ£gç”ÞJ‚§
ãÒÜ-‹Jº·Å
Ç
ôE
ÒNª
üÕ.	_¼Xød„nÄ
n1GWNI	ï
"¶ýŽkD
™E
x
K¡
ÓÍæ¤Hbµ	î>Ãå_	>œ_é>
‚¥Š
èÜF
Û2hª%Ù¼…`%
³ãÆ 	«,ü
‹ãøˆ#‹íz

³
_†
pÙ¾
Ä
^£á
,‘‰ûj³×
÷ÚKœ&Þ׶Éñ–
mñ
UÀ•

7';É¸
÷]­«Ž
òÎ

,3YœÛ!>
Èqµ)cïb
΋
Þœ`,Bô›½ekúiÝ
ƒ	¡ÈèŒã
QO
-ݝ{
7
°Ü".S:
˜d° h]
§.ü
{©zA¡Ä%`ªŸ
Öø
‘
!­¦j"\
Þ,»ã
†H	Ó
ýøY Ží	×Os·§;”&[Õ„…7wÒ`„
ms=.]–×™Îöèg“
%Jf
§jÞ
Øe
nªÂ
¬NˆvÝß
¤Ó
±
Kam
^C
â1p©åa	æî8
%°’—ú
ê
«
À@ ŠžÍÿÄM•¼…
Ë	å	é
Y	H
Á
ãéÁpYå\î	ý	Lü	¬t]w¥
l±
Ù
¥+
A1	<	{¹r¿
Î'™
ø
²	£G
¨		+ß^MJ
ž
Ê
Å
#Í	'„M
Œ
]T¥d	gšËU`
ÍÜ#
$r$-×p¬b¦¤K€ŸÓ
€„´	A¤o
g
ØÊ&½ð¥x2^†¹Ù
‡	ËÕ†ó·SÉÚœmaïâà
Þ¥I_õ$
		ºæ
xâèû“
¬5ĒߍÏë	¾<wLÍ
å¡û9
&­ØxhmS4
‚¦j	¦ò{àÚ

(	Í
½dó
XQXë
ÝU&+"VÁçò›	
š^ðƒ
"
Nqõ•
¨ui	<?YCV
&G
—˜
/7
9Ž–â¡
9Ë
y	¯Ö@`@3ø¸‚Ôƒ"ÂG„\;ÛñL%
:
 [²àŸ
!¢H\
R¥x	i
ÆB?
F­`å@
J	^
EyÔ
S
¯Tñ
²¦¢žf4åÑ
'ÀÂ-B‘
9?é¢¾	‰
¨ÈvùÇ	T}:	T+rTO›C›x	da“™Ì
?&*v
µ)
OZ0™ù;è àÌC‹ õ	eO€Ì
Ô*dóÃZ
_	7
cÉH¯V¢fX
Ò‹¸ëÉ	JL¥V
oC	û2¦¾
ƒø	¡	nË@§ÌáÎ
Ù 
 ì<DQvh·	‘
ÿäx
]ç–Nì[½
°
´¿
–5/VÊ?
M‰¡{Ú	Ìé}ä»
*.ˆõ
-
F±UžÆ


þrd
îi€xí>~wny™C	òh"(.À	N	Å	lg	ß
W}hþWs
Hñ‘6›
³Uº
•© GÖ
gÂÞÃ
ƒK&Ç­ˆ
ՍÑ
»ЊÖΪÏÑ&®×s
äŒ
ºÐqk
Œ	ˆ	Iw
½
ÛZ
2	D¿Ñ³
†uT•öG	0k
.q•ã9=
È	
ÛK«o…Õ	a
SÃ
tr€
¾Õ
‘;¤5P
‚ßö£
3
ßîƒÝ¥
c‚I^
ŸeÁ^	ú6äcb•
ލDj	r
ÍÛðØ?û)
½¤8ë-
—Æ‘ÉlV	¯ÙÛEã	`¡
ô‡Æ±—F
Í
çβ=
ˆ5üd»ó³Â
ýW
¾ÏT•¨ë

Lˆu¶R€÷&
77aô	2‘pn	É
#¤
«©
ħœl	½èÓ
ÇÊ

8Ó
š9Œlm<†CR/æ
˜Ý+6	I
Ÿô5Q
8ÉM¶¶
*
ä	}YÁ€
Ox’
ˁÏ
·w/
ÑÁ
’	vÈm©'
Vß4—Öo
•å?l7r7
ÀØ(›¼·
}i³
÷Þ4U„«ié^
îsc
ø\
ÅQ¾ì	‹	èø°¡C
H
Ò
I䯽Z	ͯ›o	ñÕŽ
<
ïM\2u

T~„
tvAÒ
á=	ÿüå
ÑPâRô
‘Ü:»2
!,ÀÊ¢¯
ð	Bq
._
è
½6«Ð
ƾ1
k0
Þ2=©
ç[óbætÑV‰
#>±
ßJ¡Â%#Œâõ…·	ïU	ë±Š
Uâ3Y´
9
ÌïÁ
è	kY%‚M°»kX¨
æSH¹AtŽ®D	¿&À
çPÝ2
JË‘àðì"8ÜŠFO‰Zñ
?Y
•€
¾ˆéÃœ°+1ƒÊeÜi(fŽ	
£
xÜ	Çz9Õ›¦
Ñq±õ
“bͦ‹»Çž	2
èb
aŠÇæ 
fñ	፣7_
p
b¨{	¬	)w	¹ 
'

tV
ZP	Æâ
$p
ݬ1

õ#
æ:Ð	¤ôw
²ïJy”¿(Å
šì”6³	ϪF÷’p
ՂV0óX
 J–
³äì
(RìQHGF
e΄3*‰Ð
N,¡b“ûÿx

#
FgæØ
É`¬
®
óï
Ë¸A
ÉÜ¡ª8¨Y
¾åÐ~3ü)~
u

ìa¬
Ô?
kn]:)
Ÿ²
Úã
>ù{µ‚#)¼
Å±¼–’³
~ÌsÁ=c`–¸Œ,
§—_)
L
¿~“ÎSW:0
ñ¸Ó¢©%º¶
G5	µgù
5œ
			  TI CodeComposer Studio syntax compatibility mode			[default is %d]
			[default is %s]


			specify variant of SPARC architecture
-bump			warn when assembler switches architectures
-sparc			ignored
--enforce-aligned-data	force .long, etc., to be aligned correctly
-relax			relax jumps and branches (default)
-no-relax		avoid changing any jumps and branches

	%s 
 NDS32-specific assembler options:

 input file    	: %s
 options passed	: 
 output file   	: %s
 target        	: %s
 time stamp    	: %s


-no-relax		don't relax relocations
			

BPF options:

D30V options:
-O                      Make adjacent short instructions parallel if possible.
-n                      Warn about all NOPs inserted by the assembler.
-N                      Warn about NOPs inserted after word multiplies.
-c                      Warn about symbols whose names match register names.
-C                      Opposite of -C.  -c is the default.

TIC4X options:
  -mcpu=CPU  -mCPU        select architecture variant. CPU can be:
                            30 - TMS320C30
                            31 - TMS320C31, TMS320LC31
                            32 - TMS320C32
                            33 - TMS320VC33
                            40 - TMS320C40
                            44 - TMS320C44
  -mrev=REV               set cpu hardware revision (integer numbers).
                          Combinations of -mcpu and -mrev will enable/disable
                          the appropriate options (-midle2, -mlowpower and
                          -menhanced) according to the selected type
  -mbig                   select big memory model
  -msmall                 select small memory model (default)
  -mregparm               select register parameters (default)
  -mmemparm               select memory parameters
  -midle2                 enable IDLE2 support
  -mlowpower              enable LOPOWER and MAXSPEED support
  -menhanced              enable enhanced opcode support

s12z options:
                                         constraint violations
                                         for constraint violations
                                         instructions might violate constraints
                                         might violate constraints
                          EXTENSION is combination of:
                          Registers will not need any prefix.
                          Registers will require a `$'-prefix.
                          emulate output (default %s)
                          generate ELF common symbols with STT_COMMON type
                          generate GNU Build notes if none are present in the input
                          generate relax relocations
                          generate x86 used ISA and feature properties
                          use AT&T/Intel mnemonic
                Record the cpu type
        -EB		assemble code for a big-endian cpu
        -EL		assemble code for a little-endian cpu
        -FIXDD		fix data dependencies
        -G gpnum	assemble code for setting gpsize, default is 8 bytes
        -KPIC		generate PIC
        -NWARN		do not print warning message when fixing data dependencies
        -O0		do not perform any optimizations
        -SCORE3		assemble code for target SCORE3
        -SCORE5		assemble code for target SCORE5
        -SCORE5U	assemble code for target SCORE5U
        -SCORE7		assemble code for target SCORE7 [default]
        -USE_R1		assemble code for no warning message when using temp register r1
        -V 		Sunplus release version
        -V                print assembler version number
        -Qy, -Qn          ignored
        -march=score3	assemble code for target SCORE3
        -march=score7	assemble code for target SCORE7 [default]
        S390 options:
        -mregnames        Allow symbolic names for registers
        -mwarn-areg-zero  Warn about zero base/index registers
        -mno-regnames     Do not allow symbolic names for registers
        -m31              Set file format to 31 bit format
        -m64              Set file format to 64 bit format
    ops were:    %s   did you mean this?   other valid variant(s):  --32/--64/--x32         generate 32bit/64bit/x32 code
  --EL			generate code for a little endian machine
  --EB			generate code for a big endian machine
  --MD FILE               write dependency information in FILE (default none)
  --alternate             initially turn on alternate macro syntax
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
                          compress DWARF debug sections using zlib
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
                          compress DWARF debug sections using zlib [default]
  --debug-prefix-map OLD=NEW
                          map OLD to NEW in debug information
  --defsym SYM=VAL        define symbol SYM to given value
  --disp-size-default-22    branch displacement with unknown size is 22 bits (default)
  --disp-size-default-32    branch displacement with unknown size is 32 bits
  --divide                do not treat `/' as a comment character
  --divide                ignored
  --elf-stt-common=[no|yes]   --execstack             require executable stack for this object
  --fatal-warnings        treat warnings as errors
  --fdpic                 generate an FDPIC object file
  --fix-v4bx              Allow BX in ARMv4 code
  --gdwarf-2              generate DWARF2 debugging information
  --gdwarf-sections       generate per-function section names for DWARF line information
  --generate-missing-build-notes=[no|yes]   --gstabs                generate STABS debugging information
  --gstabs+               generate STABS debug info with GNU extensions
  --hash-size=<value>     set the hash table size close to <value>
  --help                  show this message and exit
  --itbl INSTTBL          extend instruction set to include instructions
                          matching the specifications defined in file INSTTBL
  --listing-cont-lines    set the maximum number of continuation lines used
                          for the output data column of the listing
  --listing-lhs-width     set the width in words of the output data column of
                          the listing
  --listing-lhs-width2    set the width in words of the continuation lines
                          of the output data column; ignored if smaller than
                          the width of the first line
  --listing-rhs-width     set the max width in characters of the lines from
                          the source file
  --m32bit-doubles  [default]
  --m32bit-doubles [default]
  --m64bit-doubles
  --m64bit-doubles  Source code uses 64-bit doubles
  --march=<arch>		Generate code for <arch>.  Valid choices for <arch>
				are v0_v10, v10, v32 and common_v10_v32.
  --mbig-endian-data
  --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu>
  --mg10            Enable support for G10 variant
  --mg13            Selects the G13 core.
  --mg14            Selects the G14 core [default]
  --mint-register=<value>
  --mlittle-endian-data [default]
  --mno-allow-string-insns  --mpid
  --mrelax
  --mrelax          Enable link time relaxation
  --mrl78           Alias for --mg14
  --msmall-data-limit
  --muse-conventional-section-names
  --muse-renesas-section-names [default]
  --no-underscore         User symbols do not have any prefix.
  --nocompress-debug-sections
                          don't compress DWARF debug sections
  --nocompress-debug-sections
                          don't compress DWARF debug sections [default]
  --noexecstack           don't require executable stack for this object
  --pic			Enable generation of position-independent code.
  --reduce-memory-overheads 
                          prefer smaller memory use at the cost of longer
                          assembly times
  --sectname-subst        enable section name substitution sequences
  --size-check=[error|warning]
			  ELF .size directive check (default --size-check=error)
  --statistics            print various measured statistics from execution
  --strip-local-absolute  strip local absolute symbols
  --target-help           show target specific options
  --traditional-format    Use same format as native assembler when possible
  --underscore            User symbols are normally prepended with underscore.
  --version               print assembler version number and exit
  --warn                  don't suppress warnings
  -D                      produce assembler debugging messages
  -EB                     assemble code for a big-endian cpu
  -EB                     assemble for a big endian system (default)
  -EL                     assemble for a little endian system
  -EB  -mbig-endian		generate big-endian output
  -EB,-big                produce big endian code and data
  -EL                     assemble code for a little-endian cpu
  -EL  -mlittle-endian		generate little-endian output
  -EL, -mel or -little    Produce little endian output
  -EB, -meb or -big       Produce big endian output
  -mpic			  Generate PIC
  -mno-fp-as-gp-relax	  Suppress fp-as-gp relaxation for this file
  -mb2bb-relax		  Back-to-back branch optimization
  -mno-all-relax	  Suppress all relaxation for this file
  -EL,-little             produce little endian code and data
  -I DIR                  add DIR to search list for .include directives
  -Ip                     synonym for -ignore-parallel-conflicts
  -J                      don't warn about signed overflow
  -K                      warn when differences altered for long displacements
  -KPIC                   generate PIC
  -L,--keep-locals        keep local symbols (e.g. starting with `L')
  -M,--mri                assemble in MRI compatibility mode
  -N                      Warn when branches are expanded to jumps.
  -O                      try to optimize code.  Implies -parallel
  -O1,			  Optimize for performance
  -Os			  Optimize for space
  -Q                      ignored
  -Q                      ignored
  -V                      print assembler version number
  -Q                      ignored
  -V                      print assembler version number
  -EB/-EL                 generate big-endian/little-endian code
  --32/--64               generate 32bit/64bit code
  -Qy, -Qn                ignored
  -V                      print assembler version number
  -k                      ignored
  -R                      fold data section into text section
  -W  --no-warn           suppress warnings
  -Wnp                    synonym for -no-warn-explicit-parallel-conflicts
  -Wnuh                   synonym for -no-warn-unmatched-high
  -Wp                     synonym for -warn-explicit-parallel-conflicts
  -Wuh                    synonym for -warn-unmatched-high
  -X                      ignored
  -Z                      generate object file even after errors
  -c                      print a warning if a comment is found
  -f                      skip whitespace and comment preprocessing
  -fixed-special-register-names
                          Allow only the original special register names.
  -force2bsr  -mforce2bsr	transform jbsr to bsr
  -fpic  -pic			generate position-independent code
  -g --gen-debug          generate debugging information
  -globalize-symbols      Make all symbols global.
  -gnu-syntax             Turn off mmixal syntax compatibility.
  -h, -H                  Don't execute, print this help text.  Deprecated.
  -h-tick-hex              Support H'00 style hex constants
  -ignore-parallel-conflicts            do not check parallel instructions
  -jsri2bsr  -mjsri2bsr		transform jsri to bsr
  -linker-allocated-gregs If there's no suitable GREG definition for the                          operands of an instruction, let the linker resolve.
  -m%s%s
  -m32r                   disable support for the m32rx instruction set
  -m32r2                  support the extended m32r2 instruction set
  -m32rx                  support the extended m32rx instruction set
  -m4byte-align             Mark the binary as using 32-bit alignment (default)
  -m8byte-align             Mark the binary as using 64-bit alignment
  -mEA
  -mbarrel-shifter
  -mbarrel_shifter
  -mcrc
  -mdsp-packa
  -mdsp_packa
  -mdvbf
  -mld-extension-reg-mask
  -mlock
  -mmac-24
  -mmac-d16
  -mmac_24
  -mmac_d16
  -mmin-max
  -mmin_max
  -mmul64
  -mno-mpy
  -mnorm
  -mrtsc
  -msimd
  -mswap
  -mswape
  -mtelephony
  -muser-mode-only
  -mxy
  -mN - do not insert NOPs after changing interrupts (default)
  -mQ - enable relaxation at assembly time. DANGEROUS!
  -mP - enable polymorph instructions
  -mU - for an instruction which changes interrupt state, but where it is not
        known how the state is changed, do not warn/insert NOPs
  -mY - do not warn about missing NOPs after changing interrupts
  -m[no-]%-17sEnable/Disable %s
  -mach=<name>             Set the H8300 machine type to one of:
                           h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
  -madd-bnd-prefix        add BND prefix for all valid branches
  -malign-branch-boundary=NUM (default: 0)
                          align branches within NUM byte boundary
  -malign-branch-prefix-size=NUM (default: 5)
                          align branches with NUM prefixes per instruction
  -malign-branch=TYPE[+TYPE...] (default: jcc+fused+jmp)
                          TYPE is combination of jcc, fused, jmp, call, ret,
                           indirect
                          specify types of branches to align
  -mall-ext		  Turn on all extensions and instructions support
  -mall-opcodes    accept all AVR opcodes, even if not supported by MCU
  -mno-skip-bug    disable warnings for skipping two-word instructions
                   (default for avr4, avr5)
  -mno-wrap        reject rjmp/rcall instructions with 8K wrap-around
                   (default for avr3, avr5)
  -mrmw            accept Read-Modify-Write instructions
  -mlink-relax     generate relocations for linker relaxation (default)
  -mno-link-relax  don't generate relocations for linker relaxation.
  -mgcc-isr        accept the __gcc_isr pseudo-instruction.
  -mamd64                 accept only AMD64 ISA [default]
  -march=ARCH			select architecture ARCH:  -march=ARCH             enable instructions from architecture ARCH
  -march=CPU[,+EXTENSION...]
                          generate code for CPU and EXTENSION, CPU is one of:
  -march=ms1-16-002         allow ms1-16-002 instructions (default)
  -march=ms1-16-003         allow ms1-16-003 instructions
  -march=ms1-64-001         allow ms1-64-001 instructions
  -march=ms2                allow ms2 instructions 
  -mavxscalar=[128|256] (default: 128)
                          encode scalar AVX instructions with specific vector
                           length
  -mbig-endian            generate big-endian code
  -mbig-obj               generate big object files
  -mbranch-stub			enable branch stubs for PC-relative calls
  -mbranches-within-32B-boundaries
                          align branches within 32 byte boundary
  -mcache			enable cache prefetch instruction
  -mcp				enable coprocessor instructions
  -mcpu=<cpu[-sirevision]> specify the name of the target CPU
  -mcpu=CPU			select processor CPU:  -md - Force copying of data from ROM to RAM at startup
  -mdata-region={none|lower|upper|either} - select region data will be
    placed in.
  -mdollar-hex            the prefix '$' instead of '0x' is used to indicate literal hexadecimal constants
  -mdsbt                  code uses DSBT addressing
  -mdsp				enable DSP instructions
  -medsp			enable enhanced DSP instructions
  -melrw			enable extended lrw (CK800 only)
  -mevexlig=[128|256|512] (default: 128)
                          encode scalar EVEX instructions with specific vector
                           length
  -mevexrcig=[rne|rd|ru|rz] (default: rne)
                          encode EVEX instructions with specific EVEX.RC value
                           for SAE-only ignored instructions
  -mevexwig=[0|1] (default: 0)
                          encode EVEX instructions with specific EVEX.W value
                           for EVEX.W bit ignored instructions
  -mextension               enable extension opcode support
  -mfdpic                  assemble for the FDPIC ABI
  -mfence-as-lock-add=[no|yes] (default: no)
                          encode lfence, mfence and sfence as
                           lock addl $0x0, (%%{re}sp)
  -mgcc-abi                 Mark the binary as using the old GCC ABI
  -mhard-float			enable hard float instructions
  -mhard-float              Mark the binary as using FP insns (default for e2v3 and up)
  -mindex-reg             support pseudo index registers
  -mintel64               accept only Intel64 ISA
  -mip2022               restrict to IP2022 insns 
  -mip2022ext            permit extended IP2022 insn
  -mistack			enable interrupt stack instructions
  -ml - enable large code model
  -mlabr  -mliterals-after-br	emit literals after branch instructions
  -mlaf  -mliterals-after-func	emit literals after each function
  -mlittle-endian         generate little-endian code
  -mljump			transform jbf, jbt, jbr to jmpi (CK800 only)
  -mmnemonic=[att|intel]   -mmp				enable multiprocessor instructions
  -mn - insert a NOP after changing interrupts
  -mnaked-reg             don't require `%%' prefix for registers
  -mno-bcond17		  disable b<cond> disp17 instruction
  -mno-branch-stub
  -mno-dsbt               code does not use DSBT addressing
  -mno-elrw
  -mno-fdpic/-mnopic       disable -mfdpic
  -mno-istack
  -mno-labr  -mnoliterals-after-br
  -mno-laf  -mno-literals-after-func
  -mno-ljump
  -mno-pic                code addressing is position-dependent
  -mno-stld23		  disable st/ld offset23 instruction
  -mnolrw  -mno-lrw		implement lrw as movih + ori
  -momit-lock-prefix=[no|yes] (default: no)
                          strip all lock prefixes
  -moperand-check=[none|error|warning] (default: warning)
                          check operand combinations for validity
  -mpic                   code addressing is position-independent
  -mpid=far               code uses position-independent data addressing,
                            GOT accesses use far DP addressing
  -mpid=near              code uses position-independent data addressing,
                            GOT accesses use near DP addressing
  -mpid=no                code uses position-dependent data addressing
  -mreg-prefix=PREFIX     set a prefix used to indicate register names (default none)
  -mrelax                   Enable relaxation
  -mrelax                 enable relaxation
  -mrelax-relocations=[no|yes]   -mrh850-abi               Mark the binary as using the RH850 ABI (default)
  -msecurity			enable security instructions
  -mshared                disable branch optimization for shared code
  -msilicon-errata=<name>[,<name>...] - enable fixups for silicon errata
  -msilicon-errata-warn=<name>[,<name>...] - warn when a fixup might be needed
   supported errata names: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19
  -msoft-float              Mark the binary as not using FP insns (default for pre e2v3)
  -msse-check=[none|error|warning] (default: warning)
                          check SSE instructions
  -msse2avx               encode SSE instructions with VEX prefix
  -msyntax=[att|intel] (default: att)
                          use AT&T/Intel syntax
  -mtrust			enable trust instructions
  -mtune=CPU              optimize for CPU, CPU is one of:
  -mu - for an instruction which changes interrupt state, but where it is not
        known how the state is changed, warn/insert NOPs (default)
        -mn and/or -my are required for this to have any effect
  -mv850                    The code is targeted at the v850
  -mv850e                   The code is targeted at the v850e
  -mv850e1                  The code is targeted at the v850e1
  -mv850e2                  The code is targeted at the v850e2
  -mv850e2v3                The code is targeted at the v850e2v3
  -mv850e2v4                Alias for -mv850e3v5
  -mv850e3v5                The code is targeted at the v850e3v5
  -mvdsp			enable vector DSP instructions
  -mvexwig=[0|1] (default: 0)
                          encode VEX instructions with specific VEX.W value
                           for VEX.W bit ignored instructions
  -mwarn-signed-overflow    Warn if signed immediate values overflow
  -mwarn-unsigned-overflow  Warn if unsigned immediate values overflow
  -mx86-used-note=[no|yes]   -my - warn about missing NOPs after changing interrupts (default)
  -n                      Do not optimize code alignment
  -q                      quieten some warnings
  -nIp                    synonym for -no-ignore-parallel-conflicts
  -no-bitinst             disallow the M32R2's extended bit-field instructions
  -no-expand              Do not expand GETA, branches, PUSHJ or JUMP
                          into multiple instructions.
  -no-force2bsr  -mno-force2bsr
  -no-ignore-parallel-conflicts         check parallel instructions for
  -no-jsri2bsr  -mno-jsri2bsr
  -no-merge-gregs         Do not merge GREG definitions with nearby values.
  -no-pad-sections        do not pad the end of sections to alignment boundaries
  -no-parallel            disable -parallel
  -no-predefined-syms     Do not provide mmixal built-in constants.
                          Implies -fixed-special-register-names.
  -no-warn-explicit-parallel-conflicts  do not warn when parallel
  -no-warn-unmatched-high do not warn about missing low relocs
  -nocpp                  ignored
  -nosched                  disable scheduling restrictions
  -o OBJFILE              name the object-file output OBJFILE (default a.out)
  -parallel               try to combine instructions in parallel
  -relax                  Create linker relaxable code.
  -s                      ignored
  -w                      ignored
  -warn-explicit-parallel-conflicts     warn when parallel instructions
  -warn-unmatched-high    warn when an (s)high reloc has no matching low reloc
  -x                      Do not warn when an operand to GETA, a branch,
                          PUSHJ or JUMP is not known to be within range.
                          The linker will catch any errors.  Implies
                          -linker-allocated-gregs.  -xauto		  automagically remove dependency violations (default)
  -xnone		  turn off dependency violation checking
  -xdebug		  debug dependency violation checker
  -xdebugn		  debug dependency violation checker but turn off
			  dependency violation checking
  -xdebugx		  debug dependency violation checker and turn on
			  dependency violation checking
  @FILE                   read options from FILE
 %s; (default) *input_line_pointer == '%c' 0x%02x
 AArch64-specific assembler options:
 ARM-specific assembler options:
 Blackfin specific assembler options:
 FR30 specific command line options:
 GNU assembler version %s (%s)
	 using BFD version %s. H8300-specific assembler options:
 M32C specific command line options:
 M32R specific command line options:
 MMIX-specific command line options:
 Meta specific command line options:
 RL78 specific command line options:
 RX specific command line options:
 Score-specific assembler options:
 V850 options:
 XC16X specific command line options:
 XSTORMY16 specific command line options:
 Z8K options:
  -z8001                  generate segmented code
  -z8002                  generate unsegmented code
  -linkrelax              create linker relaxable code
 branch relocation truncate (0x%x)  [-2^9 ~ 2^9-1] branch relocation truncate (0x%x) [-2^19 ~ 2^19-1] branch relocation truncate (0x%x) [-2^9 ~ 2^9-1]!%s does not use a sequence number!samegp reloc against symbol without .prologue: %s"%d" (instance number %d of a %s label)".else" without matching ".if"".elseif" after ".else"".elseif" without matching ".if"".endif" without ".if"# Example of `%s' instructions
	.sect .text
_start:
# bars register# conflicts length#4 not valid on H8/300.#<imm16>#<imm8>#<mask>$DPR_BYTE not supported in this context$DPR_GOT not supported in this context$DPR_HWORD not supported in this context$DPR_WORD not supported in this context$DSBT_INDEX must be used with __c6xabi_DSBT_BASE$DSBT_INDEX not supported in this context$GOT not supported in this context$PCR_OFFSET not supported in this context$dbg and $depc are disabled when DEBUG is off$hi and $lo are disabled when MUL and DIV are off$mb0, $me0, $mb1, and $me1 are disabled when COP is off% operator needs absolute expression%%%s() must be outermost term in expression%%hi16/%%lo16 only applies to .short or .hword%%hi8 only applies to .byte%d error%d errors%d warning%d warnings%s %s -- `%s'%s -- statement `%s' ignored%s NOP inserted%s `%s' already has an alias `%s'%s argument must be a string%s at operand %d -- `%s'%s directive has no name%s for `%s'%s for instruction '%s'%s howto doesn't match size/pcrel in gas%s instruction does not accept a .b suffix%s instruction, operand %d doesn't match%s is enabled by vle flag%s is not used for the selected target%s may not occupy the delay slot of another branch insn.%s must be %d at operand %d -- `%s'%s must have a constant value%s not disabled by vle flag%s not supported in MIPS16 mode%s offset %d out of range%s offset %d out of range %d to %d%s out of domain (%%s out of range %d to %d at operand %d -- `%s'%s out of range (%%s out of range (0x%s is not between 0x%s and 0x%s)%s register same as write-back base%s relocations do not fit in %d byte%s relocations do not fit in %d bytes%s relocations do not fit in %u byte%s relocations do not fit in %u bytes%s requires value 0-2 as operand 1%s second argument cannot be a negative number %d%s shortened to %s%s symbol recursion stopped at second appearance of '%s'%s unsupported%s unsupported as instruction fixup%s unsupported on this instruction%s used for a symbol not defined in the same file%s without %s%s, %s, generating bad object file
%s, treating warnings as errors%s: attempt to rotate the PC register%s: global symbols not supported in common sections%s: no such section%s: output of 1st instruction is the same as an input to 2nd instruction - is this intentional ?%s: output of 2nd instruction is the same as an input to 1st instruction - is this intentional ?%s: total time in assembly: %ld.%06ld
%s: unexpected function type: %d%s: unrecognized processor name%s: would close weakref loop: %s%s:%u: add %d%s at 0x%llx to align %s within %d-byte boundary
%s:%u: add %d%s-byte nop at 0x%llx to align %s within %d-byte boundary
%s:%u: add additional %d%s at 0x%llx to align %s within %d-byte boundary
%s:%u: bad return from bfd_install_relocation: %x%u-byte relocation cannot be applied to %u-byte field'%.*s' instruction not at start of execute packet'%.*s' instruction not in a software pipelined loop'%.*s' instruction not supported on this architecture'%.*s' instruction not supported on this functional unit'%.*s' instruction not supported on this functional unit for this architecture'%s' can't be a weak_definition (currently only supported in sections of type coalesced)'%s' can't be a weak_definition (since it is undefined)'%s' is not repeatable. Resulting behavior is undefined.'%s' is only available in DD2.0 or higher.'%s' may not be bundled with other instructions.'%s' previously declared as '%s'.'%s': only the NOP instruction can be issued in parallel on the m32r')' required',' expected'APSR', 'CPSR' or 'SPSR' expected'ASR' required'H' modifier only valid for accumulator registers'L' modifier not valid for this instruction'LSL' or 'ASR' required'LSL' required'MFC_RdTagMask' (channel 12) is only available in DD2.0 or higher.'P', 'N' or 'Z' flags may only be specified when accumulating'ROR' shift is not permitted'SPU_RdEventMask' (channel 11) is only available in DD2.0 or higher.'UXTW' not allowed here'UXTW' required'[' expected'[' expected after PLD mnemonic'[' expected after PLI mnemonic']' expected'||' after predicate'||' not followed by instruction'||^' without previous SPMASK'}' expected at end of 'option' field(PC)+ unpredictable(Requires %s; requested architecture is %s.)(default: att)
(default: intel)
(default: no)
(default: yes)
(plt) is only valid on branch targets(unknown reason)*<abs8>-%s conflicts with the other architecture options, which imply -%s-(PC) unpredictable-- unterminated string--absolute-literals option not supported in this Xtensa configuration--compress-debug-sections=%s is unsupported--density option is ignored--fdpic			generate an FDPIC object file
--generics is deprecated; use --transform instead--gstabs is not supported for ia64--hash-size needs a numeric argument--no-density option is ignored--no-generics is deprecated; use --no-transform instead--no-relax is deprecated; use --no-transform instead--no-underscore is invalid with a.out format--nops needs a numeric argument--pic is invalid for this object format--relax is deprecated; use --transform instead-32			create 32 bit object file
-64			create 64 bit object file
-32			create o32 ABI object file%s
-64			create 64 ABI object file%s
-EL			generate code for a little endian machine
-EB			generate code for a big endian machine
--little-endian-data	generate code for a machine having big endian
                        instructions and little endian data.
-G may not be used in position-independent code-G may not be used with SVR4 PIC code-G may not be used with abicalls-G n            Put data <= n bytes in the small data area
-G not supported in this configuration-K PIC                  set EF_PPC_RELOCATABLE_LIB in ELF flags
-KPIC			generate PIC
-V			print assembler version number
-undeclared-regs	ignore application global register usage without
			appropriate .register directive (default)
-no-undeclared-regs	force error on application global register usage
			without appropriate .register directive
--dcti-couples-detect	warn when an unpredictable DCTI couple is found
-q			ignored
-Qy, -Qn		ignored
-s			ignored
-KPIC, -call_shared	generate SVR4 position independent code
-call_nonpic		generate non-PIC code that can operate with DSOs
-mvxworks-pic		generate VxWorks position independent code
-non_shared		do not generate code that can operate with DSOs
-xgot			assume a 32 bit GOT
-mpdr, -mno-pdr		enable/disable creation of .pdr sections
-mshared, -mno-shared   disable/enable .cpload optimization for
                        position dependent (non shared) code
-mabi=ABI		create ABI conformant object file for:
-Qy, -Qn                ignored
-R option not supported on this target.-TSO			use Total Store Ordering
-PSO			use Partial Store Ordering
-RMO			use Relaxed Memory Ordering
-V                      print assembler version number
-a32                    generate ELF32/XCOFF32
-a64                    generate ELF64/XCOFF64
-l			use 1 word for refs to undefined symbols [default 2]
-pic, -k		generate position independent code
-S			turn jbsr into jsr
--pcrel                 never turn PC-relative branches into absolute jumps
--register-prefix-optional
			recognize register names without prefix character
--bitwise-or		do not treat `|' as a comment character
--base-size-default-16	base reg without size is 16 bits
--base-size-default-32	base reg without size is 32 bits (default)
--disp-size-default-16	displacement with unknown size is 16 bits
--disp-size-default-32	displacement with unknown size is 32 bits (default)
-m403                   generate code for PowerPC 403
-m405                   generate code for PowerPC 405
-m440                   generate code for PowerPC 440
-m464                   generate code for PowerPC 464
-m476                   generate code for PowerPC 476
-m601                   generate code for PowerPC 601
-m7400, -m7410, -m7450, -m7455
                        generate code for PowerPC 7400/7410/7450/7455
-m750cl, -mgekko, -mbroadway
                        generate code for PowerPC 750cl/Gekko/Broadway
-m821, -m850, -m860     generate code for PowerPC 821/850/860
-mCPU			equivalent to -march=CPU -mtune=CPU. Deprecated.
-no-mCPU		don't generate code specific to CPU.
			For -mCPU and -no-mCPU, CPU must be one of:
-mPIC           Mark generated file as using large position independent code
-m[no-]%-16s enable/disable %s architecture extension
-ma2                    generate code for A2 architecture
-maltivec               generate code for AltiVec
-many                   generate code for any architecture (PWR/PWRX/PPC)
-march=%s is not compatible with the selected ABI-march=<arch>		set architecture
-mcpu=<cpu>		set cpu [default %s]
-mbig, -mbig-endian, -be
                        generate code for a big endian machine
-mbooke                 generate code for 32-bit PowerPC BookE
-mcell                  generate code for Cell Broadband Engine architecture
-mcom                   generate code for Power/PowerPC common instructions
-mcpu conflict with -march option, using -mcpu-mcpu conflict with other model parameters, using -mcpu-mcpu=<CPU version>       Specify the CPU version
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mcrc			generate CRC instructions
-mno-crc		do not generate CRC instructions
-mdouble        Mark generated file as using double precision FP insns
-mdsp			generate DSP instructions
-mno-dsp		do not generate DSP instructions
-mdspr2			generate DSP R2 instructions
-mno-dspr2		do not generate DSP R2 instructions
-mdspr3			generate DSP R3 instructions
-mno-dspr3		do not generate DSP R3 instructions
-mdword         Mark generated file as using a 8-byte stack alignment
-me <filename>            Redirect errors to a file
-me300                  generate code for PowerPC e300 family
-me500, -me500x2        generate code for Motorola e500 core complex
-me500mc,               generate code for Freescale e500mc core complex
-me500mc64,             generate code for Freescale e500mc64 core complex
-me5500,                generate code for Freescale e5500 core complex
-me6500,                generate code for Freescale e6500 core complex
-medsp option is only supported by ck803s, ignoring -medsp-memb                   set PPC_EMB bit in ELF flags
-merrors-to-file <filename>
-mfar-mode | -mf          Use extended addressing
-mfdpic         Assemble for the FDPIC ABI
-mfix-loongson2f-jump	work around Loongson2F JUMP instructions
-mfix-loongson2f-nop	work around Loongson2F NOP errata
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata
-mfix-vr4120		work around certain VR4120 errata
-mfix-vr4130		work around VR4130 mflo/mfhi errata
-mfix-24k		insert a nop after ERET and DERET instructions
-mfix-cn63xxp1		work around CN63XXP1 PREF errata
-mfix-r5900		work around R5900 short loop errata
-mgp32			use 32-bit GPRs, regardless of the chosen ISA
-mfp32			use 32-bit FPRs, regardless of the chosen ISA
-msym32			assume all symbols have 32-bit values
-O0			do not remove unneeded NOPs, do not swap branches
-O, -O1			remove unneeded NOPs, do not swap branches
-O2			remove unneeded NOPs and swap branches
--trap, --no-break	trap exception on div by 0 and mult overflow
--break, --no-trap	break exception on div by 0 and mult overflow
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata, default
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata, default
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata
-mfpr-32        Mark generated file as only using 32 FPRs
-mfpr-64        Mark generated file as using all 64 FPRs
-mginv			generate Global INValidate (GINV) instructions
-mno-ginv		do not generate Global INValidate instructions
-mgpr-32        Mark generated file as only using 32 GPRs
-mgpr-64        Mark generated file as using all 64 GPRs
-mhard-float		allow floating-point instructions
-msoft-float		do not allow floating-point instructions
-msingle-float		only allow 32-bit floating-point operations
-mdouble-float		allow 32-bit and 64-bit floating-point operations
--[no-]construct-floats	[dis]allow floating point values to be constructed
--[no-]relax-branch	[dis]allow out-of-range branches to be relaxed
-mignore-branch-isa	accept invalid branches requiring an ISA mode switch
-mno-ignore-branch-isa	reject invalid branches requiring an ISA mode switch
-mnan=ENCODING		select an IEEE 754 NaN encoding convention, either of:
-minsn32		only generate 32-bit microMIPS instructions
-mno-insn32		generate all microMIPS instructions
-mips1			generate MIPS ISA I instructions
-mips2			generate MIPS ISA II instructions
-mips3			generate MIPS ISA III instructions
-mips4			generate MIPS ISA IV instructions
-mips5                  generate MIPS ISA V instructions
-mips32                 generate MIPS32 ISA instructions
-mips32r2               generate MIPS32 release 2 ISA instructions
-mips32r3               generate MIPS32 release 3 ISA instructions
-mips32r5               generate MIPS32 release 5 ISA instructions
-mips32r6               generate MIPS32 release 6 ISA instructions
-mips64                 generate MIPS64 ISA instructions
-mips64r2               generate MIPS64 release 2 ISA instructions
-mips64r3               generate MIPS64 release 3 ISA instructions
-mips64r5               generate MIPS64 release 5 ISA instructions
-mips64r6               generate MIPS64 release 6 ISA instructions
-march=CPU/-mtune=CPU	generate code/schedule for CPU, where CPU is one of:
-mips16			generate mips16 instructions
-no-mips16		do not generate mips16 instructions
-mips16 cannot be used with -micromips-mlibrary-pic   Mark generated file as using position independent code for libraries
-mlittle, -mlittle-endian, -le
                        generate code for a little endian machine
-mljump is ignored for ck801/ck802-mloongson-cam		generate Loongson Content Address Memory (CAM) instructions
-mno-loongson-cam	do not generate Loongson Content Address Memory Instructions
-mloongson-ext		generate Loongson EXTensions (EXT) instructions
-mno-loongson-ext	do not generate Loongson EXTensions Instructions
-mloongson-ext2		generate Loongson EXTensions R2 (EXT2) instructions
-mno-loongson-ext2	do not generate Loongson EXTensions R2 Instructions
-mloongson-mmi		generate Loongson MultiMedia extensions Instructions (MMI) instructions
-mno-loongson-mmi	do not generate Loongson MultiMedia extensions Instructions
-mmcu			generate MCU instructions
-mno-mcu		do not generate MCU instructions
-mmedia         Mark generated file as using media insns
-mmicromips		generate microMIPS instructions
-mno-micromips		do not generate microMIPS instructions
-mmicromips cannot be used with -mips16-mmips16e2		generate MIPS16e2 instructions
-mno-mips16e2		do not generate MIPS16e2 instructions
-mmsa			generate MSA instructions
-mno-msa		do not generate MSA instructions
-mmt			generate MT instructions
-mno-mt			do not generate MT instructions
-mmuladd        Mark generated file as using multiply add/subtract insns
-mno-dword      Mark generated file as using a 4-byte stack alignment
-mno-force2bsr is ignored for ck801/ck802-mno-force2bsr is ignored with -mbranch-stub-mno-pack       Do not allow instructions to be packed
-mno-regnames           Do not allow symbolic names for registers
-mno-solaris            do not generate code for Solaris
-mnopic         Disable -mpic, -mPIC, -mlibrary-pic and -mfdpic
-mpack          Allow instructions to be packed
-mpic           Mark generated file as using small position independent code
-mpower4, -mpwr4        generate code for Power4 architecture
-mpower5, -mpwr5, -mpwr5x
                        generate code for Power5 architecture
-mpower6, -mpwr6        generate code for Power6 architecture
-mpower7, -mpwr7        generate code for Power7 architecture
-mpower8, -mpwr8        generate code for Power8 architecture
-mpower9, -mpwr9        generate code for Power9 architecture
-mppc, -mppc32, -m603, -m604
                        generate code for PowerPC 603/604
-mppc64, -m620          generate code for PowerPC 620/625/630
-mppc64bridge           generate code for PowerPC 64, including bridge insns
-mpwr                   generate code for POWER (RIOS1)
-mpwrx, -mpwr2          generate code for POWER/2 (RIOS2)
-mregnames              Allow symbolic names for registers
-mrelocatable           support for GCC's -mrelocatble option
-mrelocatable-lib       support for GCC's -mrelocatble-lib option
-msmartmips		generate smartmips instructions
-mno-smartmips		do not generate smartmips instructions
-msoft-float    Mark generated file as using software FP
-msolaris               generate code for Solaris
-mspe                   generate code for Motorola SPE instructions
-mspe2                  generate code for Freescale SPE2 instructions
-mtitan                 generate code for AppliedMicro Titan core complex
-mtomcat-debug  Debug tomcat workarounds
-mtomcat-stats  Print out stats for tomcat workarounds
-mvirt			generate Virtualization instructions
-mno-virt		do not generate Virtualization instructions
-mvle                   generate code for Freescale VLE instructions
-mvsx                   generate code for Vector-Scalar (VSX) instructions
-mxpa			generate eXtended Physical Address (XPA) instructions
-mno-xpa		do not generate eXtended Physical Address (XPA) instructions
-n32			create n32 ABI object file%s
-nops=count             when aligning, more than COUNT nops uses a branch
-ppc476-workaround      warn if emitting data to code sections
-u                      ignored
.%s outside of %s....COMMon length (%d.) < 0! Ignored..COMMon length (%ld.) <0! Ignored..COMMon length (%lu) out of range ignored.EQU must use a label.EXIT must appear within a procedure.REG expression must be a register.REG must use a label.SCOMMon length (%ld.) <0! Ignored..abiversion expression does not evaluate to a constant.abort detected.  Abandoning ship..arch <arch> requires a matching --march=... option.asmfunc pseudo-op only available with -mccs flag..asmfunc repeated..asmfunc without function..attribute arch must set before any instructions.begin [no-]density is ignored.begin directive with no matching .end directive.begin directive without a preceding .ent directive.begin directive without a preceding .file directive.begin literal is deprecated; use .literal instead.begin/.bend in different segments.bend directive names unknown symbol.bend directive without a preceding .ent directive.bend directive without a preceding .file directive.bss size %d < 0!.bss size %ld < 0!.bss size argument missing
.bundle_align_mode alignment too large (maximum %u).bundle_lock is meaningless without .bundle_align_mode.bundle_lock sequence at %u bytes, but .bundle_align_mode limit is %u bytes.bundle_lock sequence is %u bytes, but bundle size is only %u bytes.bundle_lock with no matching .bundle_unlock.bundle_unlock without preceding .bundle_lock.callinfo is not within a procedure definition.cfi_endproc without corresponding .cfi_startproc.cfi_fde_data is not supported for this target.cfi_fde_data without corresponding .cfi_startproc.cfi_inline_lsda is not supported for this target.cfi_inline_lsda not valid for this frame.cfi_inline_lsda seen for frame without .cfi_lsda.cfi_lsda requires encoding and symbol arguments.cfi_personality requires encoding and symbol arguments.cfi_personality_id is not supported for this target.compiler directive missing language and version.compiler directive missing version.cpload not in noreorder section.def pseudo-op only available with -mccs flag..def pseudo-op used inside of .def/.endef: ignored..def pseudo-op used inside of .def/.endef; ignored.dim pseudo-op used outside of .def/.endef: ignored..dim pseudo-op used outside of .def/.endef; ignored.ef with no preceding .function.end [no-]density is ignored.end directive has no name.end directive missing or unknown symbol.end directive names different symbol than .ent.end directive names unknown symbol.end directive without a preceding .ent directive.end directive without a preceding .ent directive..end directive without a preceding .file directive.end directive without matching .ent.end not in text section.end symbol does not match .ent symbol.end symbol does not match .ent symbol..end%c encountered without preceding %s.end%s without preceding .%s.endasmfunc pseudo-op only available with -mccs flag..endasmfunc without a .asmfunc..endasmfunc without function..endef pseudo-op used before .def; ignored.endef pseudo-op used outside of .def/.endef: ignored..endfunc missing for previous .func.endfunc missing for previous .proc.ent directive has no name.ent directive has no symbol.ent directive without matching .end.ent or .aent not in text section.ent or .aent not in text section..err encountered.error directive invoked in source file.es without preceding .bs.fail %ld encountered.field count '%d' out of range (1 <= X <= 32).fill size clamped to %d.fmask outside of .ent.fnend directive without .fnstart.frame outside of .ent.gnu_attribute %d,%d is incompatible with `%s'.gnu_attribute %d,%d is no longer supported.gnu_attribute %d,%d is not a recognized floating-point ABI.gnu_attribute %d,%d requires `%s'.handler directive has no name.ifeqs syntax error.incbin count zero, ignoring `%s'.inst.n operand too big. Use .inst.w instead.largecomm supported only in 64bit mode, producing .comm.linkonce is not supported for this object file format.literal not allowed inside .begin literal region.literal_position inside literal directive; ignoring.ln pseudo-op inside .def/.endef: ignored..loc before .file.loc outside of .text.loc pseudo-op inside .def/.endef: ignored..localentry expression for `%s' does not evaluate to a constant.localentry expression for `%s' is not a valid power of 2.longcall pseudo-op seen when not relaxing.longjump pseudo-op seen when not relaxing.machine stack overflow.machine stack underflow.machinemode stack overflow.machinemode stack underflow.mask outside of .ent.mask/.fmask outside of .ent.module is not permitted after generating code.module used with unrecognized symbol: %s
.name directive has no symbol.name directive not in link (.link) section.option pic%d not supported.option pic%d not supported in VxWorks PIC mode.option pop with no .option push.pdesc directive has no entry symbol.pdesc directive not in link (.link) section.pdesc doesn't match with last .ent.pdesc has a bad entry symbol.popsection without corresponding .pushsection; ignored.previous without corresponding .section; ignored.profiler pseudo requires at least two operands..prologue directive without a preceding .ent directive.prologue within prologue.ref outside .csect.ref pseudo-op only available with -mccs flag..sblock may be used for initialized sections only.scl pseudo-op used outside of .def/.endef: ignored..scl pseudo-op used outside of .def/.endef; ignored.sect: subsection name ignored.set pop with no .set push.set syntax invalid
.size expression for %s does not evaluate to a constant.size pseudo-op used outside of .def/.endef: ignored..size pseudo-op used outside of .def/.endef; ignored.space repeat count is negative, ignored.space repeat count is zero, ignored.space specifies non-absolute value.space, .nops or .fill with negative value, ignored.space/.bes repeat count is negative, ignored.space/.bes repeat count is zero, ignored.stab%c is not supported.stab%c: description field '%x' too big, try a different debug format.stab%c: ignoring non-zero other field.stab%c: missing comma.stab%c: missing string.stabx of storage class stsym must be within .bs/.es.syntax %s requires command-line option `--no-underscore'.syntax %s requires command-line option `--underscore'.tag pseudo-op used outside of .def/.endef: ignored..tag pseudo-op used outside of .def/.endef; ignored.tag requires a structure tag.tag target '%s' undefined.tc not in .toc section.tc with no label.type pseudo-op used outside of .def/.endef: ignored..type pseudo-op used outside of .def/.endef; ignored.unwind_save does not support this kind of register.usect: non-zero alignment flag ignored.usepv directive has no name.usepv directive has no type.uses does not refer to a local symbol in the same section.uses pseudo-op seen when not relaxing.uses target does not refer to a local symbol in the same section.val expression is too complex.val pseudo-op used outside of .def/.endef: ignored..val pseudo-op used outside of .def/.endef; ignored.var may only be used within a macro definition.vframepsp is meaningless, assuming .vframesp was meant.vliw unavailable when VLIW is disabled..warning directive invoked in source file.word %s-%s+%s didn't fit.word case-table handling failed: table too large0x%lx out range of signed 32bit displacement0x%lx: "%s" type = %ld, class = %d, segment = %d
128-bit SIMD scalar or floating-point quad precision register expected16-bit SIMD scalar or floating-point half precision register expected16-bit address isn't allowed in MPX instructions16-bit extension16-bit instruction is disabled: %s.16-bit jump out of range16-bit relocation used in 8-bit operand3-bit immediate out of range32-bit SIMD scalar or floating-point single precision register expected32-bit address isn't allowed in 64-bit MPX instructions.32-bit conditional branch generated32bit mode not supported on `%s'.32bit x86_64 is only supported for ELF6-bit displacement out of range6-bit immediate out of range62-bit relocation not yet implemented64-bit SIMD scalar or floating-point double precision register expected64-bit integer or SP register expected64-bit operator src/dst register must be less than 1564bit mode not supported on `%s'.68040 and 68851 specified; mmu instructions may assemble incorrectly8-bit SIMD scalar register expected8-bit displacement out of range8-bit immediate out of range8-bit relocation used in 16-bit operand: Immediate value in cbcond is out of range.: Instruction requires frs2 and frsd must be the same register: PC-relative operand can't be a constant: TLS operand can't be a constant: There are only 32 f registers; [0-31]: There are only 32 single precision f registers; [0-31]: There are only 64 f registers; [0-63]: asr number must be between 0 and 31: crypto immediate must be between 0 and 31: expected register name ccr : expected register name pc : expected register name r0-r7 : expecting %asrN: expecting crypto immediate: imm2 immediate operand out of range (0-3): invalid ASI expression: invalid ASI name: invalid ASI number: invalid cpreg name: invalid membar mask expression: invalid membar mask name: invalid membar mask number: invalid prefetch function expression: invalid prefetch function name: invalid prefetch function number: invalid siam mode expression: invalid siam mode number: non-immdiate imm2 operand: processing macro, real opcode handle not found in hash: unrecognizable ancillary state register: unrecognizable hyperprivileged register: unrecognizable privileged register:b not permitted; defaulting to :w:lower16: not allowed in this instruction:operand has too many bits:operand value(%d) too big for constraint:unknown relocation constraint size:upper16: not allowed in this instruction<abi name>	  specify for ABI <abi name><abi>	          Specify a abi version
			  <abi> could be v1, v2, v2fp, v2fpp<abi>	  assemble for floating point ABI <abi><abs><arch name>	  Assemble for architecture <arch name>
			  <arch name> could be
			  v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s<arch name>	  assemble for architecture <arch name><baseline>	  Assemble for baseline <baseline>
			  <baseline> could be v2, v3, v3m<cpu name>	  assemble for CPU <cpu name><dsp name>	  assemble for DSP architecture <dsp name><fpu name>	  assemble for FPU architecture <fpu name><freg>	  Specify a FPU configuration
			  <freg>
			  0:     8 SP /  4 DP registers
			  1:    16 SP /  8 DP registers
			  2:    32 SP / 16 DP registers
			  3:    32 SP / 32 DP registers<gnu build note><imm8>,X<label><mode>	  controls implicit insertion of IT instructions<unknown><ver>		  assemble for eabi version <ver>? section flag ignored with G present@%s is not a complex relocation.@%s reloc is not supported with %d-bit output format@tls may not be used with "%s" operands@tls may only be used in last operandA bignum/flonum may not be a displacement: 0x%lx usedA jump instruction with long immediate detected at the end of the ZOL label @%sA non-constant expression is not permitted hereA parameter named `%s' already exists for macro `%s'A status register or status bit name is requiredA0.2,A0.3,A1.2,A1.3 required for QUICKRoT registerAAARG -> unhandled constant reloc: %dADD/SUB sp, sp #immADL mode instructionADRADRL used for a symbol not defined in the same fileAR %d can only be accessed by %c-unitAR register not found in indirect referenceARC-specific assembler options:
ARM register expectedARMv8.2 scalar fp16 instruction cannot be conditional, the behaviour is UNPREDICTABLEAUDIO ISA extensionAVR Assembler options:
  -mmcu=[avr-name] select microcontroller variant
                   [avr-name] can be:
                   avr1  - classic AVR core without data RAM
                   avr2  - classic AVR core with up to 8K program memory
                   avr25 - classic AVR core with up to 8K program memory
                           plus the MOVW instruction
                   avr3  - classic AVR core with up to 64K program memory
                   avr31 - classic AVR core with up to 128K program memory
                   avr35 - classic AVR core with up to 64K program memory
                           plus the MOVW instruction
                   avr4  - enhanced AVR core with up to 8K program memory
                   avr5  - enhanced AVR core with up to 64K program memory
                   avr51 - enhanced AVR core with up to 128K program memory
                   avr6  - enhanced AVR core with up to 256K program memory
                   avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM
                   avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible in RAM
                   avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM
                   avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM
                   avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM
                   avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM
                   avrtiny   - AVR Tiny core with 16 gp registers
Aborting because statement has "%s"Absolute PC-relative value in relaxation code.  Assembler error.....Absolute value in relaxation code.  Assembler error.....Accessing `%s' as thread-local objectAccessing function `%s' as thread-local objectAddend to unresolved symbol is not on word boundary.Addend to unresolved symbol not on word boundary.Address mode *+ARx is not allowed in memory-mapped register addressing.  Resulting behavior is undefined.Address mode *+ARx is write-only. Results of reading are undefined.Address of immediate operandAddressing mode not implemented yet.Adjusted signed .word (%#lx) overflows: `switch'-statement too large.Adjusted signed .word (%ld) overflows: `switch'-statement too large.Alignment (%lu) too large: 15 assumed.Alignment must be a power of 2Alignment negative: 0 assumedAlignment negative: 0 assumed.Alignment too large: %d assumedAlignment too large: %d. assumedAlignment too large: %d. assumed.Alpha options:
-32addr			treat addresses as 32-bit values
-F			lack floating point instructions support
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
			specify variant of Alpha architecture
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b
			these variants include PALcode opcodes
An IMM instruction should not be present in the .s fileAn illegal use of delay slot detected at the end of the ZOL label @%sAn immediate value in a source operand is inappropriateArchitecture mismatch on "%s %s".Architecture variants are: Argument of .vec_size is expected 4 or 16, actual: %d.Argument of .vec_size is not a constant.Argument to .BLOCK/.BLOCKZ must be between 0 and 0x3fffffffArgument to .even ignoredAssembler messages:
At least one PR argument expectedAt least two PR arguments expectedAttempt to purge non-existing macro `%s'Attempt to put a common symbol into set %sAttempt to put an undefined symbol into set %sAttempt to redefine register set `%s'Attribute name not recognised: %sAuto increment/decrement offset '%ld' is out of range.Auxiliary register AR0--AR7 required for indirectBAD MULBALIGN immediate not 0, 1, 2 or 3 (%lu)BFD is out of sync with GAS, unhandled well-known section type `%s'BSPEC already active.  Nesting is not supported.BSPEC without ESPEC.BSS length (%d) < 0 ignoredBSS length (%d.) <0! Ignored.BYTE expression not a pure numberBYTE expression not in the range 0..255Bad .fmask directiveBad .frame directive 1./2. paramBad .frame directive 3./4. paramBad .mask directiveBad .section directive: want a,s,w,x,M,S,G,T in stringBad COFF version '%s'Bad CPU version '%s'Bad RA (%d) register for .frameBad base register, using $%d.Bad call to MD_ATOF()Bad call to MD_NTOF()Bad call to md_atof ()Bad call to md_atof () - floating point formats are not supportedBad call to md_atof()Bad direct addressing construct %sBad displacement %d (require 0--255)
Bad expression: @%s + %s.Bad opcode table, broken assembler.Bad opcode-table-option, check in file ns32k-opcode.hBad operandBad operand for a load instruction: <%s>Bad operand for a store instruction: <%s>Bad operand for constant offsetBad operand value: %sBad parameter list for macro `%s'Bad register nameBad register name %sBad register rangeBad relocation fixup type (%d)Bad relocation type: 0x%02xBad segment (should be absolute).Bad segment in expression.Bad sequence number: !%s!%sBad shift *directionBad shift modeBad sizeBad suffix after ':' use {b|w|d} Defaulting to dBad suffix, defaulting to dBadly formed address expressionBanked registers are not available with this architecture.Big number is too bigBig-endian R2 is not supported.Bignum not permitted in short literal. Immediate mode assumed.Bignum too big for %c format; truncatedBignum too big for longBit field out of rangeBoth arguments must be substitution symbolsBoth the_insn.HI and the_insn.LO are set : %sBrackets in operand field incorrectBranch to unaligned addressBroken assembler.  No assembly attempted.Buggy opcode: `%s' "%s"
C-SKY ABI v1 (ck510/ck610) does not support -mbranch-stubC-SKY assembler options:
C0 - C15 expectedC54x-specific command line options:
CFI instruction used without previous .cfi_startprocCFI is not supported for this targetCFI state restore without previous rememberCPU mode is unsupported by targetCPU version has already been setCPU11: PC is destination of SR altering instructionCPU12: CMP/BIT with PC destination ignores next instructionCPU13: SR is destination of SR altering instructionCPU19: Instruction setting CPUOFF must be followed by a NOPCPU8: Stack pointer accessed with an odd offsetCRIS-specific options:
C_EFCN symbol for %s out of scopeCalling gen_cond_branch_32 for .arch common_v10_v32
Can not do %d byte %srelocationCan not do %d byte pc-relative pic relocationCan not do %d byte pc-relative relocationCan not do %d byte pc-relative relocation for storage type %dCan not do %d byte pic relocationCan not do %d byte relocationCan not do %d byte relocation for storage type %dCan not find match relax hint.  Line: %dCan not represent %s relocation in this object file formatCan not set dlx_skip_hi16_flagCan't add stop bit to mark end of instruction groupCan't change spaces within a procedure definition. IgnoredCan't change subspaces within a procedure definition. IgnoredCan't deal with expression; defaulting to %ldCan't do flonum short literal: immediate mode used.Can't find opcode to match operandsCan't handle O_big in s390_exp_compareCan't hash %s: %sCan't hash `%s': %s
Can't hash instruction '%s':%sCan't redirect stderr to the file '%s'Can't relax differenceCan't relocate expressionCan't set GP valueCan't set register masksCan't use long branches on this architectureCan't work out size of operand.
Cannot allocate unwind descriptor
Cannot assemble instructionCannot define export symbol: %s
Cannot define static symbol: %s
Cannot express %s%d%s relocationCannot find relocation type for symbol %s, code %dCannot generate relocation type for symbol %s, code %sCannot handle fixupCannot make %s relocation PC relativeCannot represent %s relocation in object fileCannot represent exponent in %d bitsCannot represent relocation type %sCannot use POPM to restore the SR registerCannot use special register with this instructionCase value %ld unexpected at line %d of file "%s"
Changing of CPU version on the fly not supportedChanging processor generation on fly not supported...Chose GP value of %lx
Closing bracket missingComma and symbol expected for '.asg STRING, SYMBOL'Comma and symbol expected for '.eval EXPR, SYMBOL'Comma expectedComma expected
Comma expected after section nameCommand-line value overrides ".cpu" directiveCommon alignment negative; 0 assumedCommon alignment not a power of 2Complex expression not supportedComplicated LAPC target operand is not a multiple of two.  Use LAPC.DCondition "%s" does not match preceding groupCondition "%s" uses a different accumulator from a preceding conditionCondition <%c%c> in structured control directive can not be encoded correctlyConstant expression %d out of range, [%d, %d].Conversion of PC relative BSR to absolute JSRConversion of PC relative branch to absolute jumpConversion of PC relative conditional branch to absolute jumpConversion of PC relative displacement to absoluteCopyright (C) 2020 Free Software Foundation, Inc.
Could not set architecture and machineCould not set architecture and machine.Couldn't generate extension instruction opcodesCreating sections with .xdataN/.xrealN/.xstringZ is deprecated.Current section is uninitialized, section name required for .clinkD register out of range for selected VFP versionD10V options:
-O                      Optimize.  Will do some operations in parallel.
--gstabs-packing        Pack adjacent short instructions together even
                        when --gstabs is specified.  On by default.
--no-gstabs-packing     If --gstabs is specified, do not pack adjacent
                        instructions together.
DSP RAM pointer in incorrect unitDSP extensionDangerous simultaneous use of `f%d' and `f%d'Default target `%s' is not supported.Delayed branches not available on SH1Deprecated syntax.Destination accumulator for each part of this parallel instruction must be differentDestination register must be ARnDestination register must be R0 or R1Destination register must be R2 or R3Difference of symbols in different sections is not supportedDifferent arguments of .vec_size are found, previous %d, current %dDirect value of %ld is not suitableDirective invalid within a bundleDisplacement length %s ignored!Displacement too large for :dDisplacement value of %ld is too largeDivide instructions supportDon't know how to figure out width of %c in md_assemble()Don't know how to handle this field. %sDon't know how to relocate plain operands of type %sDot Product instructions cannot be conditional,  the behaviour is UNPREDICTABLEDuplicate %s conditionalDuplicate equal sign (=) in instructionDuplicate predicate register ignoredDuplicated pseudo-opcode %s.EBCDIC constants are not supportedECOFF debugging is disabled.ENDLOOP without corresponding LOOPEPIPHANY specific command line options:
ESPEC without preceding BSPECEmpty argument of .endpEmpty argument of .procEpilogue count of %lu exceeds number of nested prologues (%u)Equal parallel destination registers, one result will be discardedError %s in %s
Error in argument %d.  Expecting:  "%s"Error in expressionError in relocation handlingError in statement syntaxError setting flags for "%s": %sError: Even number required. Rounded to %dEven register not allowed hereExecuting %s in IU in reverse serial may not workExecuting %s in IU may not workExecuting %s in IU may not work in parallel executionExecuting %s in reverse serial with %s may not workExpected '('Expected ')'Expected ':'Expected '['Expected ']'Expected comma after common lengthExpected comma after nameExpected comma after name "%s"Expected comma after symbol-nameExpected comma after symbol-name: rest of line ignored.Expected immediate expressionExpected quoted stringExpected register, got '%s'.Expected separator `='Expected simple number.Expecting '%c'Expecting a constant valueExpecting a register nameExpecting a register.Expecting character constant argumentExpecting comma after CPU errata name, not: %sExpecting operand after ','Expecting operand after ','; got nothingExpecting operand before ','; got nothingExpecting register D for indexed indirect mode.Expecting second argumentExplicit stops are ignored in auto modeExpression Error for operand modifier %%hi/%%lo
Expression inside %%%s could not be parsedExpression out of range, using 0Expression too complex.Extended addressing not supported on the specified CPUExtra )Extra junk in function call, expecting ')'Extra junk on lineFATAL: Attaching compiler header %sFIRST not supported as a .SUBSPACE argumentFP branch in delay slotFP branch preceded by FP compare; NOP insertedFPA .unwind_save does not take a register listFPA register expectedFPU DP extensionFPU SP extensionFPU fused-multiply-add instructionsFRAME parameter must be a multiple of 8: %d
FRV specific command line options:
FT32 options:
Failed to create property section `%s'
Failed to find a valid mode for `%s'.Failed to find real start of function: %s
Fatal error: Field not properly aligned [%d] (%d).Field out of range [%d..%d] (%d).File '%s' not in macro archive formatFirst invalid token: "%s"First opcode is long.  Unable to mix instructions as specified.First operand to .%s must be a predicateFirst operand to .%s not a registerFirst operand to .%s not a valid registerFirst operand to .altrp not a valid branch registerFirst operand to .fframe must be a constantFirst operand to .prologue must be a positive 4-bit constantFirst operand to .restore must be stack pointer (sp)First operand to .save not a registerFirst operand to .save not a valid registerFirst operand to .save.b must be a positive 5-bit constantFirst operand to .save.g must be a positive 4-bit constantFirst operand to .save.gf must be a non-negative 4-bit constantFirst operand to .unwabi must be a constantFirst operand to .vframe must be a general registerFix data dependency: %s %s -- %s %s (insert %d nop!/%d)Fix data dependency: %s %s -- %s %s (insert 1 pflush/%d)Float AC not legal as integer operandFloating point number not valid in expressionFloating point register in register listForced short literal to immediate mode. now_seg=%s to_seg=%sForcing byte displacementFound '{' after explicit switch to automatic modeFound '{' when already bundling.Found '{' when manual bundling is already turned onFound '}' when manual bundling is offFound '}' when not bundling.Found use of non-canonical register name %s; use %s instead.Freescale XGATE co-processor options:
  -mshort                 use 16-bit int ABI (default)
  -mlong                  use 32-bit int ABI
  -mshort-double          use 32-bit double ABI
  -mlong-double           use 64-bit double ABI (default)
  --mxgate                specify the processor variant [default %s]
  --print-insn-syntax     print the syntax of instruction in case of error
  --print-opcodes         print the list of instructions with syntax
  --generate-example      generate an example of each instructionFunction expects two argumentsGAS auto-detection mode and -march=all is deprecated for MVE, please use a valid -march or -mcpu option.GNU assembler %s
GNU assembler version %s (%s) using BFD version %s
GNU_MBIND section is supported only by GNU and FreeBSD targetsGOT already in symbol tableGOT already in the symbol tableGOT bad expression with %s.GP prologue size exceeds field size, using 0 insteadGREG expression too complicatedGarbage at end of instructionGarbage at end of instruction: `%s'.Gas failure, reloc type #%i
Gas failure, reloc type %s
Gas failure, reloc value %d
General purpose registers may not be the sameGeneral register not legal as float operandGroup section `%s' has no group signatureHI/LO registers should be specified togetherHI/LO registers should be specified without additional registersHardware capability "%s" not enabled for "%s".Hi-register ADD, MOV, CMP using pcHi-register ADD, MOV, CMP, BX, BLX using pcI don't need or use temp. file "%s".I don't use an interpass file! -V ignoredIA-64 options:
  --mconstant-gp	  mark output file as using the constant-GP model
			  (sets ELF header flag EF_IA_64_CONS_GP)
  --mauto-pic		  mark output file as using the constant-GP model
			  without function descriptors (sets ELF header flag
			  EF_IA_64_NOFUNCDESC_CONS_GP)
  -milp32|-milp64|-mlp64|-mp64	select data model (default -mlp64)
  -mle | -mbe		  select little- or big-endian byte order (default -mle)
  -mtune=[itanium1|itanium2]
			  tune for a specific CPU (default -mtune=itanium2)
  -munwind-check=[warning|error]
			  unwind directive check (default -munwind-check=warning)
  -mhint.b=[ok|warning|error]
			  hint.b check (default -mhint.b=error)
  -x | -xexplicit	  turn on dependency violation checking
IP2K specific command line options:
IT blocks containing 16-bit Thumb instructions of the following class are performance deprecated in ARMv8-A and ARMv8-R: %sIT blocks containing 32-bit Thumb instructions are performance deprecated in ARMv8-A and ARMv8-RIT blocks containing more than one conditional instruction are performance deprecated in ARMv8-A and ARMv8-RIT falling in the range of a previous IT blockIU instruction may not be in the left containerIgnoring attempt to re-define symbolIgnoring attempt to re-define symbol %sIgnoring attempt to re-define symbol `%s'.Ignoring attempt to spill beyond end of regionIgnoring changed section attributes for %sIgnoring statement due to "%s"Illegal 32 bit - processor register (`%s') in Instruction: `%s'Illegal AR register in indirect referenceIllegal Scale - `%d'Illegal `cinv' parameter: `%c'Illegal `mask16' operand, operation is undefined - `%s'Illegal co-processor register in instruction `%s'Illegal co-processor special register in instruction `%s'Illegal combination of relocation functionsIllegal emulated instructionIllegal index register pair (`%s') in Instruction: `%s'Illegal instruction or not implemented opcode.Illegal operand (arg %d)Illegal operand separator `%c'Illegal operand.Illegal operandsIllegal operands (whitespace): `%s'Illegal operands%sIllegal operands: %%%s can be only used with call __tls_get_addrIllegal operands: %%%s cannot be used together with other relocs in the insn ()Illegal operands: %%%s requires arguments in ()Illegal operands: %%r_%s%d requires arguments in ()Illegal operands: %%r_plt in %d-byte data fieldIllegal operands: %%r_tls_dtpoff in %d-byte data fieldIllegal operands: %%tls_ldo in %d-byte data fieldIllegal operands: %%tls_ldo requires arguments in ()Illegal operands: Can't add non-constant expression to %%%s()Illegal operands: Can't do arithmetics involving %%%s() of a relocatable symbolIllegal operands: Can't do arithmetics other than + and - involving %%%s()Illegal operands: Only %%r_%s%d allowed in %d-byte data fieldsIllegal operands: garbage after %%r_%s%d()Illegal operands: garbage after %%tls_ldo()Illegal processor register (`%s') in Instruction: `%s'Illegal register (`%s') in Instruction: `%s'Illegal register (`%s') in instruction: `%s'Illegal register `%s' in Instruction `%s'Illegal register `%s' in cop-register listIllegal register `%s' in cop-special-register listIllegal register `%s' in instruction `%s'Illegal register `%s' in register listIllegal register `%s' in user register listIllegal register pair (`%s') in Instruction: `%s'Illegal register pair `%s' in Instruction `%s'Illegal section name `%s' (causes unwind section name clash)Illegal type of operand (arg %d)Immediate operand %ld is inappropriate for size of instructionImmediate operand is not allowed for operand %d.Immediate value %ld is out of range for instruction %sImmediate value %ld too largeImmediate value for mbar > 32. using <value %% 32>Immediate value not in 16 bit range: %ldImmediate value not in 16 bit signed range: %ldImmediate value not in 16 bit unsigned range: %ldImmediate value not in 4 bit unsigned range: %ldImmediate value not in 5 bit unsigned range: %ldImmediate value not in 6 bit range: %ldImmediate value not in 6 bit unsigned range: %ldImmediate value not in 8 bit range: %ldImmediate value not in 8 bit signed range: %ldImmediate value not in 8 bit unsigned range: %ldImmediate value of %ld is too largeImmediate value of %ld is too large for ldfImmediates %d and %d will give undefined behavior.Improper CSR address (%lu)Improper CSRxI immediate (%lu)Improper shift amount (%lu)Improper use of OP1_IMM_IMPLIEDImproper use of OP1_MUST_BE_IMMIncompatible first and second operands in instructionIncorrect fr_opcode value in frag.  Internal error.....Incorrect number of operandsIncorrect number of operands givenIncorrect syntax, %s.Increment/decrement value is out of range: `%ld'.Index can only be applied to rotating or indirect registersIndex must be a general registerIndex one must be [2,3] and index two must be two less than index one.Index out of range 0..%uIndex register IR0,IR1 required for displacementIndexed indirect mode is not allowed for movb/movw.Indirect indexed addressing is not valid for 68HC11.Indirect register index must be a general registerInfinite loop encountered whilst attempting to compute the addresses of symbols in section %sInfinities are not supported by this targetInfo: Initial .body should precede any instructionsInitial .prologue should precede any instructionsInserting "%s" into address type table failed: %sInserting "%s" into constant hash table failed: %sInserting "%s" into entry hint table failed: %sInserting "%s" into register table failed: %sInserting "%s" into structure table failed: %sInsn %s has a jump/branch instruction %s in its delay slot.Insn %s has an instruction %s with limm in its delay slot.Insn slot not set in unwind record.Instruction %s not allowed in a delay slot.Instruction %s not supported in the baseline.Instruction %s requires absolute expressionInstruction '%s' requires an LP cpu versionInstruction '%s' requires far mode addressingInstruction `%s' is not recognized.Instruction does not fit in available delay slots (%d-word insn, %d slot left)Instruction does not fit in available delay slots (%d-word insn, %d slots left)Instruction does not fit in available delay slots (%d-word insn, %d slot left). Resulting behavior is undefined.Instruction does not fit in available delay slots (%d-word insn, %d slots left). Resulting behavior is undefined.Instruction does not support =N addressesInstruction form not available on this architecture.Instruction formats for `%s':Instruction in R container is squashed by flow control instruction in L container.Instruction must be executed in parallelInstruction must be executed in parallel with another instruction.Instruction not permitted on this architectureInstruction not supported by this architectureInstruction uses long version, so it cannot be mixed as specifiedInstructions do not use parallel execution pipelines.Instructions may not be executed in parallelInstructions share the same execution pipelineInstructions using long offset modifiers or absolute addresses are not repeatable. Resulting behavior is undefined.Instructions which cause PC discontinuity are not allowed in a delay slot. Resulting behavior is undefined.Intel K1OM is 64bit ELF onlyIntel K1OM is 64bit onlyIntel L1OM is 64bit ELF onlyIntel L1OM is 64bit onlyIntel MCU doesn't support `%s' architectureIntel MCU is 32bit ELF onlyIntel MCU is 32bit onlyInternal Error:  Can't hash %s: %sInternal Error: Can't find %s in hash tableInternal Error: Can't hash %s: %sInternal assembler error for instruction %sInternal assembler error for instruction format %sInternal bug. Try to use 0(r%d) instead of @r%dInternal consistency error.  check ns32k-opcode.hInternal error (%s).
Internal error at %s:%d.
Internal error found in md_convert_frag: offset %ld.  Please report this.Internal error in %s at %s:%d.
Internal error: .relax_hint KEY is not a number!Internal error: Can't hash %s: %sInternal error: Range error. %sInternal error: Relax hint (%s) error. %s: %s (%x)Internal error: Unable to find containing space for %s.Internal error: Unknown fixup type %d (`%s')Internal error: can't find opcode `%s' for `%s'
Internal error: can't hash `%s': %s
Internal error: don't know how to force %s to end of instruction groupInternal error: losing opcode: `%s' "%s"
Internal logic error in iif.iifP[].typeInternal logic error in iif.iifP[n].typeInternal logic error.  Line %d, file: "%s"Internal logic error. line %d, file "%s"Invalid --compress-debug-sections option: `%s'Invalid --elf-stt-common= option: `%s'Invalid --gdwarf-cie-version `%s'Invalid --generate-missing-build-notes option: `%s'Invalid --size-check= option: `%s'Invalid .CALL argument: %sInvalid .CALLINFO argument: %sInvalid .SPACE argumentInvalid .SUBSPACE argumentInvalid .insn format
Invalid Add Condition: %sInvalid Add and Branch ConditionInvalid Branch On Bit Condition: %cInvalid COPR identifierInvalid CST4 operand value (arg %d)Invalid Compare and Branch ConditionInvalid Compare/Subtract ConditionInvalid Compare/Subtract Condition: %sInvalid DISPU4 operand value (arg %d)Invalid FP Compare Condition: %sInvalid FP Operand Format: %3sInvalid FTEST completer: %sInvalid Floating Point Operand Format.Invalid Indexed Load Completer Syntax.Invalid Indexed Load Completer.Invalid Logical Instruction Condition.Invalid Nullification: (%c)Invalid PIC expression.Invalid SFU identifierInvalid Shift/Extract/Deposit Condition.Invalid Short Load/Store Completer.Invalid Store Bytes Short CompleterInvalid Unit Instruction Condition.Invalid accumulator register.Invalid argument %d to .prologue.Invalid argument description: %dInvalid argument location: %s
Invalid argument to --isa option: %sInvalid argument to --mach option: %sInvalid auxiliary register (use AR0-AR7)Invalid character %s before %s operandInvalid character %s in %s operandInvalid character %s in opcodeInvalid combination of instructions for bundle.Invalid constant operand %sInvalid default architecture, broken assembler.Invalid destination register for this instruction, use 'tfr'.Invalid destination register.Invalid directiveInvalid displacement in indirect referenceInvalid dmad syntax '%s'Invalid duplicate use of `%c%d'Invalid expression after # number
Invalid expression after %%%%
Invalid expression.Invalid field selector.  Assuming F%%.Invalid field size, must be from 1 to 32Invalid floating point numberInvalid immediate write operand.Invalid indexed indirect mode.Invalid indexed register, expecting register X.Invalid indexed register, expecting register Y.Invalid indexed register.Invalid indirect addressing modeInvalid indirect addressing mode displacement %dInvalid instruction %sInvalid instruction: "%s"Invalid label '%s'Invalid left/right combination completerInvalid length (use 0 to %d)Invalid mnemonic '%s'Invalid mode: %s
Invalid numberInvalid offset value for %sInvalid opcode/operandsInvalid operand (s) for parallel instruction "%s"Invalid operand (use 1, 2, or 3)Invalid operand for `%s'Invalid operand for register offsetInvalid operand: immediate value used as address.Invalid operand: immediate value used as base address.Invalid operandsInvalid operands %sInvalid operands for %sInvalid operation on symbolInvalid operator for operand.Invalid or illegal addressing mode combined with scaled-indexInvalid pc-relative relocationInvalid permutation completerInvalid record type for P3 format.Invalid record type for format B1Invalid record type for format P6Invalid record type for format X1Invalid record type for format X3Invalid register for dbcc/tbcc instruction.Invalid register for post/pre increment.Invalid register for postdecrement operationInvalid register for predecrement operationInvalid register for preincrement operationInvalid register for single precision fmpyadd or fmpysubInvalid register in register listInvalid register list for ldm/stm
Invalid register number at '%.6s'Invalid register specification.Invalid register.Invalid register: 'r%d'Invalid register: r0 and r15 illegalInvalid scaled-indexed mode, use (b,w,d,q)Invalid simultaneous use of `f%d' and `f%d'Invalid source register for this instruction, use 'tfr'.Invalid source register.Invalid status register "%s"Invalid subscript (use 1 to %d)Invalid suffix for literal pool entryInvalid syntax in External addressing modeInvalid syntax in Memory Relative addressing modeInvalid syntax in PC-relative addressing modeInvalid use of `%c%d' as output operandInvalid use of `r%d' as base update address operandInvalid use of parallelization operator.Invalid width value for %sJALX to a symbol in the same ISA modeJump/Branch instruction detected at the end of the ZOL label @%sJunk after '}': '%s'Junk at end of line, %s.Kernel instruction detected at the end of the ZOL label @%sKnown MCU names:LDP instruction needs a 24-bit operandLOC expression stepping backwards is not supportedLOC to section unknown or indeterminable at first passLR and PC should not both be in register listLabel "$%d" redefinedLabel "%s" matches a CPU register nameLabel must be first in a bundleLabel required for .tagLeading plus sign not allowed in core modeLength of .comm "%s" is already %ld. Not changed to %d.Length of .comm "%s" is already %ld. Not changed to %ld.Length of .lcomm "%s" is already %ld. Not changed to %ld.Length of .scomm "%s" is already %ld. Not changed to %ld.Length specification ignored. Address mode 9F usedLine %d: unknown relocation type: 0x%x.Line numbers must be positive integers
Literal loadsLong instructions may not be combined.Low order bits truncated in immediate float operandM340 specific opcode used when assembling for M210MCORE specific options:
  -{no-}jsri2bsr	  {dis}able jsri to bsr transformation (def: dis)
  -{no-}sifilter	  {dis}able silicon filter behavior (def: dis)
  -cpu=[210|340]          select CPU type
  -EB                     assemble for a big endian system (default)
  -EL                     assemble for a little endian system
MCU option requires a name
MDRD value must be between 1 and 8MIPS PIC call to register other than $25MIPS options:
-EB			generate big endian output
-EL			generate little endian output
-g, -g2			do not remove unneeded NOPs or swap branches
-G NUM			allow referencing objects up to NUM bytes
			implicitly with the gp register [default 8]
MN10200 options:
none yet
MN10300 assembler options:
none yet
MRI style ORG pseudo-op not supportedMSP430 options:
  -mmcu=<msp430-name>     - select microcontroller type
  -mcpu={430|430x|430xv2} - select microcontroller architecture
MT specific command line options:
MU instruction may not be in the right containerMVE vector or ARM register expectedMVE vector register Q[0..7] expectedMVE vector register expectedMVE vector register in the range [Q0..Q7] expectedMacro %s not implementedMacro `%s' was already definedMacro nesting is too deepMaverick DSPSC register expectedMaverick MVAX register expectedMaverick MVD register expectedMaverick MVDX register expectedMaverick MVF register expectedMaverick MVFX register expectedMaximum %d bits may be set in `mask16' operandMeP specific command line options:
  -EB                     assemble for a big endian system
  -EL                     assemble for a little endian system (default)
  -mconfig=<name>         specify a chip configuration to use
  -maverage -mno-average -mmult -mno-mult -mdiv -mno-div
  -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
  -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
                          enable/disable the given opcodes

  If -mconfig is given, the other -m options modify it.  Otherwise,
  if no -m options are given, all core opcodes are enabled;
  if any enabling -m options are given, only those are enabled;
  if only disabling -m options are given, only those are disabled.
Memory mapped register "%s" out of rangeMiscellaneous 16-bit instructionsMisplaced .entry. Ignored.Missing '(' after substitution symbol functionMissing ')'Missing ')' in subscripted substitution symbol expressionMissing ','Missing '}' at end of fileMissing '}': '%s'Missing )Missing ) in ra(rb)Missing .EXIT for a .ENTRYMissing .callinfoMissing .callinfo for this procedureMissing .callinfo.Missing .endp after previous .procMissing .exit
Missing .label_state %ldMissing .procend
Missing Branch On Bit ConditionMissing `]' to close indexed-indirect mode.Missing `]' to close register indirect operand.Missing arguments for opcode <%s>.Missing forced substitution terminator ':'Missing function name for .PROCMissing function name for .PROC (corrupted label chain)Missing label name on .LABELMissing macro nameMissing matching brackets : `%s'Missing operandMissing operand.Missing parameter qualifier for `%s' in macro `%s'Missing predicate relation typeMissing second register for indexed-indirect mode.Missing second register or offset for indexed-indirect mode.Missing section nameMissing size argumentMissing symbol name in directiveMissing value for required parameter `%s' of macro `%s'Mixing of normal and extended addressing not supportedMixing register syntax, with and without '$'.More than one AR register found in indirect referenceMore than one displacement found in indirect referenceMore than one relocation op per insnMotorola 68HC11/68HC12/68HCS12 options:
  -m68hc11 | -m68hc12 |
  -m68hcs12 | -mm9s12x |
  -mm9s12xg               specify the processor [default %s]
  -mshort                 use 16-bit int ABI (default)
  -mlong                  use 32-bit int ABI
  -mshort-double          use 32-bit double ABI
  -mlong-double           use 64-bit double ABI (default)
  --force-long-branches   always turn relative branches into absolute ones
  -S,--short-branches     do not turn relative branches into absolute ones
                          when the offset is out of range
  --strict-direct-mode    do not turn the direct mode into extended mode
                          when the instruction does not support direct mode
  --print-insn-syntax     print the syntax of instruction in case of error
  --print-opcodes         print the list of instructions with syntax
  --xgate-ramoffset       offset ram addresses by 0xc000
  --generate-example      generate an example of each instruction
                          (used for testing)
Multiple .cpu directives foundMultiple BFD_RELOC_NDS32_PTR_RESOLVED patterns are not supported yet!Multiply instructions supportMust be in a space before changing or declaring subspaces.
NS32K options:
-m32032 | -m32532	select variant of NS32K architecture
--disp-size-default=<1|2|4>
NaNs are not supported by this targetName   # Modes  Min ops  Max ops  Modes mask  # Used
Nan, using zero.Need #1 or #2 hereNeon double or quad precision register expectedNeon quad precision register expectedNeon single or double precision register expectedNested proceduresNo !literal!%ld was foundNo !tlsgd!%ld was foundNo !tlsldm!%ld was foundNo .ENTRY for this .EXITNo addend allowed in @fptr() relocationNo comma after .pdesc <entryname>No compiled in support for %d bit object file formatNo current frameNo instruction foundNo instruction or missing opcode.No lda !gpdisp!%ld was foundNo ldah !gpdisp!%ld was foundNo operatorNo relocation operandNo such entry in list. (cpu/mmu register)No such opcodeNo symbol after .code_addressNo symbol after .linkageNo valid label relocation operandNon-absolute symbol: '%s'.Non-constant symbols not allowed
Non-global symbol: '%s' can't be a weak_definition.Not a defined coldfire architectureNot a function typeNot a symbolic expressionNot enough operandsNot in a space.
Not in a subspace.
Not support instruction %s in verbatim.Number of elements must be positiveNumber too largeOPF immediate operand out of range (0-0x1ff)Odd numbered register used as target of multi-register instructionOdd register not allowed hereOffset is outside of 15 bit rangeOffset on nested structures is ignoredOffset out of 16-bit range for movw/movb insn: %ldOffset out of 16-bit range: %ld.Offset out of 5-bit range for movw/movb insn: %ldOffset out of 5-bit range for movw/movb insn: %ld.Offset out of 9-bit range for movw/movb insn: %ldOne of these instructions may not be executed in parallel.Only constant offsets are supportedOnly constant space allocation is supportedOnly one .compiler pseudo-op per file!Only one .copyright pseudo-op per file!Only one .version pseudo-op per file!Only one comparison conditional allowedOnly one overflow conditional allowedOnly the first path encountering the conflict is reportedOpcode %s not available in this modeOpcode `%s' is not recognized.Opcode `%s' with these operand types not available in %s modeOpcode `%s' with these operand types not available in H8/300 modeOpcode `%s' with these operand types not available in H8/300H modeOpcode `%s' with these operand types not available in H8/300S modeOpcode(%d.%s): Operand "%s" out of range (use 1 or 2)Operand %d to .%s must be a constantOperand %d to .%s must be a preserved registerOperand %d to .%s must be a writable registerOperand %u of `%s' should be %sOperand '%s' out of range (%d <= x <= %d)Operand `%x' not recognized in fixup16.Operand `%x' not recognized in fixup8.Operand has odd displacement (arg %d)Operand is not a constant. `%s'Operand mismatchOperand of .vframe contradicts .prologueOperand out of 16-bit range: `%ld'.Operand out of 8-bit range: `%ld'.Operand out of range (arg %d)Operand out of range for a relative branch: `%ld'Operand out of range, %s.Operand to .copy_state must be a constantOperand to .label_state must be a constantOperand to .save.f must be a positive 20-bit constantOperand to .spill must be a constantOperand to .vframesp must be a constant (sp-relative offset)Operand value is not within upper 64 KB (arg %d)Operands to .save.gf may not be both zeroOperator may only be applied to symbols.Option -b is depreciated, please use -mbigOption -p is depreciated, please use -mmemparmOption -r is depreciated, please use -mregparmOption -s is depreciated, please use -msmallOption `%s' is not recognized.Options:
  -a[sub-option...]	  turn on listings
                      	  Sub-options [default hls]:
                      	  c      omit false conditionals
                      	  d      omit debugging directives
                      	  g      include general info
                      	  h      include high-level source
                      	  l      include assembly
                      	  m      include macro expansions
                      	  n      omit forms processing
                      	  s      include symbols
                      	  =FILE  list to FILE (must be last sub-option)
Out-of-range .word offset handling is not implemented for .arch common_v10_v32Overflow in expression, truncated to 16 bitsOverflow in expression, truncated to 8 bitsOverwrite explicitly set Tag_ARC_ABI_rf16 to full register fileOverwrite explicitly set Tag_ARC_CPU_basePC not allowed in register listPC part of operand unpredictablePC relative branch to label %s which is not in the instruction spacePC relative relocation not allowed for (internal) type %dPC used as an argument to RPTPC, CT, TR and TT are treated as if they are a single unit but operands must be in different unitsPC-relative access out of rangePC-relative access to misaligned address (%lx)PC-relative access using misaligned offset (%lx)PC-relative access using misaligned symbol (%lx)PC-relative offset not 4-byte-alignedPC-relative offset out of rangePC-relative reference to a different sectionPC-relative relocation must be trivially resolvedPIC code offset overflow (max 16 signed bits)PIC code offset overflow (max 32 signed bits)PIC relocation size does not match operand sizePJ options:
-little			generate little endian code
-big			generate big endian code
PRU options:
  -mlink-relax     generate relocations for linker relaxation (default).
  -mno-link-relax  don't generate relocations for linker relaxation.
Parallel opcode cannot contain more than two instructionsParameter named `%s' does not exist for macro `%s'Parameters of an existing subspace can't be modifiedParse failed.Performance extensionPerformance extension 2Perhaps you are missing %%tpoff()?Please report this bug.
Please use --help to see usage and options for this assembler.
Pointless default value for required parameter `%s' in macro `%s'Pointless use of p0 as first operand to .%sPointless use of zero first operand to .prologuePost-decrement mode is not valid for 68HC11.Post-increment mode is not valid for 68HC11.PowerPC options:
Pre-increment mode is not valid for 68HC11Predicate register expectedPredicate source and target requiredPremature end of suffix -- Defaulting to dPrevious .save incompleteProcessor variants are: Prohibited register used for reduced-register, %s.Pseudocode already used %sPseudodirective .file is only valid when generating ELFPseudodirective .loc is only valid when generating ELFQUICKRoT 64-bit extension not applicable to this instructionQUICKRoT extension requires 4 registersQualifying predicate expectedRA register is saved twice.RC/SAE operand must follow immediate operandsRC/SAE operand must precede immediate operandsRDRD, (RI,#offs5)RD,RSRI, #imm4RISC-V options:
  -fpic          generate position-independent code
  -fno-pic       don't generate position-independent code (default)
  -march=ISA     set the RISC-V architecture
  -mabi=ABI      set the RISC-V ABI
  -mrelax        enable relax (default)
  -mno-relax     disable relax
  -march-attr    generate RISC-V arch attribute
  -mno-arch-attr don't generate RISC-V arch attribute
Radix `%s' unsupported or invalidRd and Rm should be different in mlaRd and Rm should be different in mulReduced Register configuration (GPR16) optionRedundant `#' suffix operatorsReg not valid for H8/300Register at (r1) can sometimes be corrupted by assembler optimizations.
Use .set noat to turn off those optimizations (and this warning).Register must be R0--R7Register must be RnRegister must be address registerRegister must be ivtp or tvtpRegister name %s conflicts with symbol of the same nameRegister name expectedRegister number (R%ld) for double word access must be even.Register number must be EVENRegister number out of range 0..%uRegister symbol %s already defined.Register value annotation ignoredRegisters cannot be used as a prefix of indexed expression [%s]Registers cannot be used within absolute expression [%s]Registers cannot be used within immediate expression [%s]Relaxation should never occurRelaxation to long branches for .arch common_v10_v32 not implementedReloc %d not supported by object file formatRelocatable values require at least WORD storageRelocation %d is not supported by object file format.Relocation %s is not safe for %sRelocation doesn't fit. (relocation value = 0x%lx)Relocation supported only in FDPIC modeReport bugs to %s
Reserved word `%s' used as parameter in macro `%s'Rn must not overlap other operandsRotating register index must be a non-negative constantS+core co-processor register expectedS+core register expectedS+core special-register expectedSH options:
--little		generate little endian code
--big			generate big endian code
--relax			alter jump instructions for long displacements
--renesas		disable optimization with section symbol for
			compatibility with Renesas assembler.
--small			align sections to 4 byte boundaries, not 16
--dsp			enable sh-dsp insns, and disable floating-point ISAs.
--allow-reg-prefix	allow '$' as a register name prefix.
--isa=[any		use most appropriate isa
    | dsp               same as '-dsp'
    | fpSHF_ALLOC isn't set for GNU_MBIND section: %sSIMD scalar or floating-point register expectedSMC is not permitted on this architectureSP and PC not permitted in .unwind_movsp directiveSP not allowed in register listSPARC options:
SPU options:
  --apuasm		  emulate behaviour of apuasm
SRS base register must be r13SSE instruction `%s' is usedSVC is not permitted on this architectureSVE predicate register expectedSVE vector register expectedSYMBOL TABLE not implementedS^# may only read-accessS^# needs expressionSame src/dest register is used (`r%d'), result is undefinedSame src/dest register is used (`r%d'),result is undefinedScaled-indexed addressing mode combined with scaled-indexSecond operand of .save contradicts .prologueSecond operand to .%s not a constantSecond operand to .prologue must be a general registerSecond operand to .prologue must be the first of %d general registersSecond operand to .restore must be a constant >= 0Second operand to .save not a valid registerSecond operand to .save.b must be a general registerSecond operand to .save.b must be the first of %d general registersSecond operand to .save.g must be a general registerSecond operand to .save.g must be the first of %d general registersSecond operand to .save.gf must be a non-negative 20-bit constantSecond operand to .unwabi must be a constantSection switching in code is not supported.Semantics error.  This type of operand can not be relocated, it must be an assembly-time constantShift value > 32. using <value %% 32>Shift value should be in the range [0,31]Short branches, Undefined, SVC, LDM/STMShort literal overflow(%ld.), immediate mode assumed.Signed immediate value %ld too largeSize of frame exceeds maximum of 96 registersSize of rotating registers exceeds frame sizeSomething forgot to clean up
Source and destination register should not be equalSource register for %s is no larger than the destination registerSource registers must be in the same unitSpurious `,' or bad indirect register addressing mode.Spurious operands; (%d operands/instruction max)Standalone `#' is illegalString extensionSubstitution symbols must begin with a letterSubtype %d is not recognized.Sunplus-v2-0-0-20060510
Support for 64-bit arithmetic not compiled in.Supported ARCH values are:Swapping instruction orderSymbol %s used as immediate operand in PIC mode.Symbol '%s' could not be created.Symbol `%s' can not be both weak and commonSymbol expectedSymbol missing
Symbol missing for .set/.equSymbol used as immediate for mbar instructionSymbol used as immediate for shift instructionSymbol used as immediate value for msrset/msrclr instructionsSyntax in scaled-indexed mode, use [Rn:m] where n=[0..7] m={b,w,d,q}TLS relocation against a constantTLS relocation not allowed in FLIX bundleTLS relocation size does not match operand sizeTLS_*_S9 relocs are not supported yetTMS320C6000 options:
TOC section size exceeds 64kTOKEN TRACE not implementedTag must come before qualifying predicate.Tag name expectedTags on unwind pseudo-ops aren't supported, yetTarget processor does not support this instruction.The ".%s" pseudo-op is not implemented
The %s operand doesn't matchThe .BTEQU pseudo-op is not implemented.The .DEFINE pseudo-op is not implementedThe .ENTER pseudo-op is not supportedThe .LEAVE pseudo-op is not supportedThe .MACRO pseudo-op is not implementedThe 64 bit file format is used without esame instructions.The debugger will corrupt bt (r25).
If you don't need to debug this code use .set nobreak to turn off this warning.The debugger will corrupt sstatus/ba (r30).
If you don't need to debug this code use .set nobreak to turn off this warning.The destination and source registers are identicalThe following ARC-specific assembler options are deprecated and are accepted
for compatibility only:
The input '%s' and output '%s' files are the sameThe option "--no-allow-flix" prohibits multi-slot flix.The trap id must be a constant.This architecture doesn't support atomic instructionThis architecture doesn't support mmuThis assembler does not support processor generation %ldThis assembler was configured for a target of `%s' and default,
cpu type `%s'.
This assembler was configured for a target of `%s'.
This coprocessor register access is deprecated in ARMv8This instruction may be unpredictable if executed on M-profile cores with interrupts enabled.This is the location of the conflicting usageThis operator only produces two byte values.This program is free software; you may redistribute it under the terms of
the GNU General Public License version 3 or later.
This program has absolutely no warranty.
Thumb does not support NOP with hintsThumb does not support conditional executionThumb does not support negative register indexingThumb does not support register indexing with writebackThumb does not support register post-indexingThumb does not support the 2-argument form of this instructionThumb does not support this addressing modeThumb encoding does not support an immediate hereThumb encoding does not support rotationThumb load/store multiple does not support {reglist}^Thumb supports only LSL in shifted register indexingThumb-2 MUL must not set flagsThumb-2 instruction only valid in unified syntaxThumb2 branch out of rangeToo few operands to '%s'.Too many argument. `%s'Too many instructions for bundle.Too many operandsToo many operands passed to instructionToo many operands scannedToo many operands: %sToo many registers poppedTrap id `%ld' is out of range.Trap id must be within [0x30..0x39] or [0x40..0xff].Treating '%-*s' as a symbol.Tried to .set unrecognized mode `%s'Tried to convert PC relative branch to absolute jumpTwo IU instructions may not be executed in parallelTwo MU instructions may not be executed in parallelTwo instructions in the same bundle both write to register %s, which is not allowed.Type is not allowed for this instructionUnable to allocate memory for new instructions
Unable to determine default target processor from string: %sUnable to find %s relocation for instruction %sUnable to generate `%s' compliant code without mthc1Unable to mix instructions as specifiedUnable to parse TLS base: %sUnable to process relocation for thumb opcode: %lxUnable to produce reloc against symbol '%s'Unable to use @pcl relocation for insn %sUnable to use @plt relocation for insn %sUnaligned operand. Needs to be 16bit alignedUnaligned operand. Needs to be 32bit alignedUnary operator %c ignored because bad operand followsUnbalanced parenthesis in %s operand.Unbalanced parenthesis in operand %dUndefined .EXPORT/.IMPORT argument (ignored): %sUndefined absolute constant: '%s'.Undefined register: '%s'.Undefined space: '%s' Assuming space number = 0.Undefined substitution symbol '%s'Unexpected branch conversion with `%x'Unexpected character '%c' after operand %d to %s.Unexpected reference to a symbol in a non-code sectionUnexpected return value [%d] from parse_toc_entry!
Unhandled dependency %s for %s (%s), note %dUnhandled reloc typeUnimplemented register `%s' specifiedUnknown .syntax operandUnknown CPU identifier `%s'Unknown TMS320C30 instruction: %sUnknown cpu -mcpu=%sUnknown exception: `%s'Unknown extensionUnknown indirect addressing modeUnknown instruction '%s'Unknown opcode `%.*s'.Unknown opcode `%s'Unknown opcode `%s'.Unknown opcode: `%s'Unknown operatorUnknown processor register (32 bit) : `%d'Unknown processor register : `%d'Unknown psr option `%s'Unknown register pair - index relative mode: `%d'Unknown register pair: `%d'Unknown register: `%d'Unknown reloc in md_apply_fix: %sUnknown relocation encountered in md_apply_fix.Unknown relocation operand: !%sUnknown relocation operand: @%sUnknown segment typeUnknown size of floating point registersUnknown typeUnknown type %c
Unmatched high relocationUnmatched high/shigh relocUnrecognised CPU errata name starting here: %sUnrecognised option: -hiddenUnrecognized .LEVEL argument
Unrecognized .option directive: %s
Unrecognized .type argumentUnrecognized condition code "%s"Unrecognized dependency specifier %d
Unrecognized field type '%c'Unrecognized indirect address format "%s"Unrecognized instruction "%s"Unrecognized opcode format: `%s'Unrecognized opcode, %s.Unrecognized opcode: `%s'Unrecognized operand list '%s' for instruction '%s'Unrecognized operand/register, %s.Unrecognized option '-x%s'Unrecognized option following -KUnrecognized or unsupported floating point constantUnrecognized parallel instruction "%s"Unrecognized parallel instruction '%s'Unrecognized parallel instruction combination "%s || %s"Unrecognized predicate relation typeUnrecognized section '%s'Unrecognized status bit "%s"Unrecognized struct/union tag '%s'Unrecognized substitution symbol functionUnrecognized version '%s'Unsigned immediate value %ld too largeUnsupported RISC-V relocation number %dUnsupported broadcast: `%s'Unsupported fixup size %dUnsupported instruction set extension: %sUnsupported operation on relocUnsupported processor generation %dUnsupported relocation size %dUnsupported use of %sUnsupported use of .gpwordUnsupported use of spUnterminated string after absolute expressionUnwind directive not followed by an instruction.Usage: %s [option...] [asmfile...]
Use of .def/.ref is deprecated.  Use .global insteadUse of PC here is UNPREDICTABLEUse of PC here is deprecatedUse of an RX string instruction detected in a file being assembled without string instruction supportUse of p0 is not valid in this contextUse of r%u as a source register is deprecated when r%u is the destination register.Use the .mmregs directive to use memory-mapped register names such as '%s'Used $at without ".set noat"Used FPU instructions requires enabling FPU extensionUsed more than the available 48 rotating registersUsed more than the available 96 rotating registersUsed more than the declared %d rotating registersUsing ENTRY rather than CODE in export directive for %sUsing a constant as second operand to .prologue is deprecatedUsing old style, %%hi(expr), please change to PPC style, expr@h.Using old style, %%lo(expr), please change to PPC style, expr@l.Using temp register (r1)Using temp register(r1)VAX options:
-d LENGTH		ignored
-J			ignored
-S			ignored
-t FILE			ignored
-T			ignored
-V			ignored
VFP registers must be adjacentVFP single or double precision register expectedVFP single precision register expectedVFP single precision register or VPR expectedVFP single, double or MVE vector register expectedVFP single, double or Neon quad precision register expectedVFP system register expectedVFP/Neon double precision register expectedVFP/Neon double precision register or VPR expectedVIP_BEGIN error:%sVLIW packing constraint violationVLIW packing used for -mno-packVMS options:
-+			encode (don't truncate) names longer than 64 characters
-H			show new symbol after hash truncation
-replace/-noreplace	enable or disable the optimization of procedure calls
VMS options:
-+			hash encode names longer than 31 characters
-1			`const' handling compatible with gcc 1.x
-H			show new symbol after hash truncation
-h NUM			don't hash mixed-case names, and adjust case:
			0 = upper, 2 = lower, 3 = preserve case
-v"VERSION"		code being assembled was produced by compiler "VERSION"
VPR expected lastValue %d and %d out of rangeValue %d doesn't fit in signed %d-bit fieldValue %d doesn't fit in unsigned %d-bit fieldValue %ld not aligned by 2 for 10-bit PC-relative branch.Value %ld not aligned by 2 for 9-bit PC-relative branch.Value %ld too large for 10-bit PC-relative branch.Value %ld too large for 8-bit PC-relative branch.Value %ld too large for 9-bit PC-relative branch.Value for ENTRY_FR must be in the range 12..21
Value for ENTRY_GR must be in the range 3..18
Value for ENTRY_SR must be 3
Value for parameter `%s' of macro `%s' was already specifiedValue not in 16 bit range: %ldValue not in 16 bit signed range: %ldValue not in 4 bit unsigned range: %ldValue not in 5 bit unsigned range: %ldValue not in 6 bit range: %ldValue not in 6 bit unsigned range: %ldValue not in 8 bit range: %ldValue not in 8 bit signed range: %ldValue out of 16-bit range.Value out of 3-bit range.Value out of 4-bit range.Value out of 5-bit range.Value truncated to 62 bitsVariable is accessed using small data read only anchor, but it is not in the small data read only sectionVariable is accessed using small data read write anchor, but it is not in the small data read write sectionVery short instr to option, ie you can't do it on a NULLstrVirtual memory exhaustedWarning: Warning: 32-bit element size and same destination and source operands makes instruction UNPREDICTABLEWarning: 32-bit element size and same first and third operand makes instruction UNPREDICTABLEWarning: 64-bit element size and same destination and source operands makes instruction UNPREDICTABLEWarning: conditional outside an IT block for Thumb.Warning: duplicated register (r%d) in register listWarning: instruction is UNPREDICTABLE in a VPT blockWarning: instruction is UNPREDICTABLE in an IT blockWarning: instruction is UNPREDICTABLE with PC operandWarning: instruction is UNPREDICTABLE with SP operandWarning: internal error: forgetting to set endndx of %sWarning: register range not in ascending orderWrites to register '%s' are not allowed.Wrong displacement %dWrong number of input operandsWrong number of operandsWrong number of output operandsWrong numbers of operands in default, check ns32k-opcodes.hWrong register in floating-point reglistWrong register in register indirect mode.Wrong size pointer register for architecture.XScale accumulator register expectedXtensa absolute literals option not supported; ignored[-mwarn-syms]: Assignment makes a symbol match an ARM instruction: %s[0-9]H labels do not mix with dot-pseudos[0-9]H labels may not appear alone on a line[PC] index banned[]index same as ()+register: unpredictable[]index same as -()register: unpredictable[ieee|alternative]
                          set the encoding for half precision floating point numbers to IEEE
                          or Arm alternative format.[no-]generics is deprecated; use [no-]transform instead[no-]relax is deprecated; use [no-]transform instead[tocv] symbol is not a toc symbol`%s %d' after `%s %d' from %s:%u`%s %d' but no chunk open yet`%s%s' can't be used for write mask`%s%s' not allowed with `%s%c'`%s' Illegal count-register combination.`%s' Illegal use of register.`%s' Illegal use of registers.`%s' and `%s' can't be undefined in `%s' - `%s'`%s' can't be equated to common symbol `%s'`%s' can't be undefined in `%s' - `%s' {%s section}`%s' can't be undefined in `%s' {%s section} - `%s'`%s' can't be versioned to common symbol '%s'`%s' can't go in %s of %s template`%s' cannot be predicated`%s' cannot be used here`%s' cannot be used with `%s'`%s' does not fit into %s template`%s' does not fit into bundle`%s' does not support legacy NaN`%s' has undefined result`%s' is already the alias of %s `%s'`%s' is deprecated, use `%s'`%s' is not a valid %s expression`%s' is not a valid parameter qualifier for `%s' in macro `%s'`%s' is not supported in 64-bit mode`%s' is not supported on `%s%s'`%s' is not supported on `%s'`%s' is not valid here (expected `%c%s%s%c')`%s' is only supported in 64-bit mode`%s' must be last in bundle`%s' must be last in instruction group`%s' operand %u must use `%ses' segment`%s' should be an operand to this .endp`%s' symbol without preceding function`%s' was already defined`%s' was already used as parameter (or another local) name`%s' was not defined within procedure`%s' was not specified with previous .proc`%s` skips -malign-branch-boundary on `%s``&' serial number operator is not supported`)' required`,' required`af' must appear alone`fp=32' used with a 64-bit ABI`fp=32' used with a MIPS R6 cpu`fp=64' used with a 32-bit ABI`fp=64' used with a 32-bit fpu`fp=xx' cannot be used with `singlefloat'`fp=xx' used with a cpu lacking ldc1/sdc1 instructions`gp=32' used with a 64-bit ABI`gp=64' used with a 32-bit ABI`gp=64' used with a 32-bit processor`nooddspreg` cannot be used with a 64-bit ABI`noreorder' must be set before `nomacro'a bignum with underscores may not have more than 8 hex digits in any worda bignum with underscores must have exactly 4 wordsa destination register must be supplieda different %s was already specified, is now %sa register has no addressa reloc on this operand implies an overflowaccessing MVE system register without MVE is UNPREDICTABLEaccumulator not a valid destinationaddend used with $DSBT_INDEXaddress calculation needs a strongly defined nearby symboladdress offset must be half word alignmentaddress offset must be word alignmentaddress prohibits #address prohibits ()address prohibits ()+address prohibits -()address prohibits @address prohibits []address prohibits displacement length specifieraddress prohibits registeraddress too high for vector table jmp/jsraddress units must be one of %saddressing mode not supportedalias = %s
align value not recognized, using sizealignment is not a positive numberalignment is not a power of 2alignment must be constantalignment negative, 0 assumedalignment negative; 0 assumedalignment not a power of 2alignment padding (%lu byte) not a multiple of %ldalignment padding (%lu bytes) not a multiple of %ldalignment too large, %d assumedalignment too large: %u assumedalignment too large; %d assumedalignments greater than %d bytes not supported in .text sections.already assembled instructionsambiguous flags combination - '.profiler' directive ignored.ambiguous memory operand size for `%s`ambiguous operand size for `%s'an .indirect_symbol must be in a symbol pointer or stub section.architectural extension `%s' is not allowed for the current base architecturearchitectural extensions must be specified in alphabetical orderarchitecture `%s' unrecognizedarchitecture bumped from "%s" to "%s" on "%s"architecture features both enabled and disabledarchitecture variant invalidassemble Thumb codeassemble for big-endianassemble for little-endianassembly 0x%08x, expected %sassembly state not set for first frag in section %sassignment expectedassuming %s on symbolassuming all members of group `%s' are COMDATat most %d displacement operands are allowedat most %d immediate operands are allowedattaching copyright header %s: %sattaching version header %s: %sattempt to .org/.space/.nops backwards? (%ld)attempt to .space/.bes backwards? (%ld)attempt to add an indirect_symbol to a stub or reference section with a zero-sized element at %sattempt to allocate data in absolute sectionattempt to allocate data in common sectionattempt to fill absolute section with non-zero valueattempt to fill section `%s' with non-zero valueattempt to get value of unresolved symbol `%s'attempt to move .org backwardsattempt to re-define symbol `%s'attempt to recreate an unwind entryattempt to redefine `%s' with a different lengthattempt to redefine pseudo-op `%s' ignoredattempt to redefine symbolattempt to redefine typed aliasattempt to store float in absolute sectionattempt to store float in section `%s'attempt to store non-empty string in section `%s'attempt to store non-zero value in section `%s'attempt to store value in absolute sectionattempt to use an ARM instruction on a Thumb-only processor -- `%s'backward ref to unknown label "%d:"bad .common segment %sbad .fmask directivebad .frame directivebad .longcall formatbad .mask directivebad .mask/.fmask directivebad .nan directivebad .relax formatbad .reserve segment -- expected BSS segmentbad .section directive: want a,e,v,w,x,M,S,G,T in stringbad .section directive: want a,l,w,x,M,S,G,T in stringbad .section directive: want a,o,s,w,x,M,S,G,T in stringbad .section directive: want a,s,w,x,M,S,G,T in stringbad .section directive: want a,v,w,x,M,S in stringbad .section directive: want a,w,x,M,S,G,T in stringbad .uses formatbad .weakext directivebad COFF debugging informationbad FUNCT field specifier 'F%c'
bad Opcode field specifier 'O%c'
bad RVC field specifier 'C%c'
bad alignmentbad argument to %s_check directive.bad argument to syntax directive.bad arguments "%s" and/or "%s" in %s directivebad arguments to instructionbad base register: must be r0bad bitmask specified after APSRbad call to MD_ATOF()bad call to md_atofbad combined pmuls output operandbad compressed FUNCT field specifier 'CF%c'
bad coprocessor idbad defsym; format is --defsym name=valuebad element type for instructionbad escaped character in stringbad expressionbad expression syntaxbad floating literal: %sbad floating-point constant: exponent overflowbad floating-point constant: unknown error code=%dbad format for ifc or ifncbad format of OPT NEST=depthbad frag at %p : fix %ld addr %ld %ld 
bad functional unit for operand %u of '%.*s'bad immediate value for 8-bit offset (%ld)bad immediate value for offset (%ld)bad instruction `%s'bad instruction formatbad instruction syntaxbad list lengthbad list length for table lookupbad list type for instructionbad memory operand `%s'bad number of operands to '%.*s'bad offset 0x%08lX (must be an 8-bit number of words)bad offset 0x%08lX (must be word-aligned)bad offset 0x%08lX (only 12 bits available for the magnitude)bad offset 0x%08lX (only 8 bits available for the magnitude)bad opcode or operandsbad operand %u of '%.*s'bad operand combination for '%.*s'bad or irreducible absolute expressionbad or irreducible absolute expression; zero assumedbad or missing co-processor numberbad or unhandled relocation type: 0x%02xbad personality routine numberbad predicate '%s'bad range in register listbad register expressionbad register for mrsbad register for operand %u of '%.*s'bad register for post-indexbad register in []bad register listbad register list: %sbad register name `%s'bad register name: %sbad register number: %sbad register or register pair for operand %u of '%.*s'bad register pair for operand %u of '%.*s'bad register rangebad relaxation statebad reloc expressionbad relocation expression for '%s'bad relocation fixup type (%d)bad segmentbad size %d in type specifierbad size %d in vector width specifierbad starting register: r0 and r15 invalidbad string constantbad symbol suffixbad type for registerbad type for scalarbad type in SIMD instructionbad value (%s) for %sbad value for funct2 field, value must be 0...3bad value for funct3 field, value must be 0...7bad value for funct4 field, value must be 0...15bad value for funct6 field, value must be 0...64bad value for funct7 field, value must be 0...127bad value for opcode field, value must be 0...127 and lower 2 bits must be 0x3bad value for opcode field, value must be 0...2bad vector arrangement typebad/missing psr specifierbadly formed .dim directivebadly formed .dim directive ignoredbadly formed .size directivebadly formed .weak directive ignoredbadly formed expression near %sbase and offset must be from the same unitbase register expectedbase register specified but zerobase register written back, and overlaps one of transfer registersbase register written back, and overlaps second transfer registerbase unit must be either A0 or A1base unit must be one of %sbfd-target = %s
bfd_set_section_flags: %sbignum invalidbignum invalid; zero assumedbignum truncated to %d bytebignum truncated to %d bytesbit-field extends past end of registerblx to '%s' an ARM ISA state function changed to blblx to Thumb func '%s' from Thumb ISA state changed to blboth insns for !gpdisp!%ld must be in the same sectionbr_gr record before region record!br_mem record before region record!bra or bsr with undefined symbol.branch %s is always truebranch address range overflow (0x%lx)branch must be last instruction in IT blockbranch offset %d out of rangebranch offset %d out of range %d to %dbranch offset out of range
branch operand has odd offset (%lx)
branch out of rangebranch out of range or not a multiple of 2branch relaxation failed
branch relaxation is not supported in `%s'branch target frequency must be greater than 0branch target not word alignedbranch to a symbol in another ISA modebranch to misaligned address (0x%lx)branching or jumping to a loop end may trigger hardware erratabreak outside of structured loopbroadcast is needed for operand of such typebroken assembler, no assembly attemptedbyte count constant %ld is out of range [1..%d]byte displacement out of rangebyte or halfword not valid for base registercall target address 0x%08x out of range 0x%08x to 0x%08xcall to md_convert_frag
call to md_convert_frag 
call to md_estimate_size_before_relax
call to md_estimate_size_before_relax 
call to tc_aout_fix_to_chars 
can not do %d byte pc-relative relocationcan not do %d byte relocationcan not resolve expressioncan not shift offsets when accessing less than half-wordcan only load two consecutive registerscan only store two consecutive registerscan only transfer two consecutive registerscan't []index a register, because it has no addresscan't change index for operandcan't close %s: %scan't close `%s'can't create %s: %scan't create group: %scan't create relocationcan't create section %scan't encode register '%s%s' in an instruction requiring REX prefix.can't extend fragcan't extend frag %lu charcan't extend frag %lu charscan't fill %ld byte in section %s of %s: '%s'can't fill %ld bytes in section %s of %s: '%s'can't find fixup pointed to by .usescan't find opcodecan't find opcode can't find previous opcode can't handle expressioncan't handle generation of literal/labels yetcan't handle non absolute segment in `%s'can't handle undefined OP TYPEcan't hash %s: %scan't have relocation for ipushcan't make global register symbol `%s'can't mix positional and keyword argumentscan't mix relocation modifier with explicit shiftcan't open %s for reading: %scan't open %s: %scan't open `%s' for writingcan't open a bfd on stdout %scan't open macro library file '%s' for reading: %scan't predecrementcan't read from %s: %scan't redefine the index of a scalar aliascan't redefine the type of a register aliascan't redefine type for operandcan't represent relocation type %scan't resolve `%s' {%s section} - `%s' {%s section}can't resolve value for symbol `%s'can't set section flags for section %scan't start writing .mdebug section: %scan't use Neon quad register herecan't use R0 herecan't use alignment with this instructioncan't use high part of register in operand %dcan't write %ld byte to section %s of %s: '%s'can't write %ld bytes to section %s of %s: '%s'cannot assemble DSP instruction, DSP option not set: %scannot assemble FPU instruction, FPU option not set: %scannot assemble into a literal fragmentcannot both predecrement and postincrementcannot branch to odd addresscannot change .bundle_align_mode inside .bundle_lockcannot change section or subsection inside .bundle_lockcannot change type of common symbol '%s'cannot combine index with optioncannot combine pre- and post-indexingcannot convert expression symbol %s to complex relocationcannot create 64-bit relocationcannot create floating-point numbercannot decode instruction formatcannot define symbol `%s' in absolute sectioncannot determine Thumb instruction size. Use .inst.n/.inst.w insteadcannot do %s %u byte relocationcannot do %u byte pc-relative relocationcannot do %u-byte relocationcannot emit PC relative %s relocation%s%scannot emit relocation %s against subsy symbol %scannot encode misaligned addend in the relocatable field (0x%lx)cannot encode opcode "%s"cannot encode opcode "%s" in the given format "%s"cannot find suitable trampolinecannot generate relocation type for symbol %s, code %scannot honor width suffix -- `%s'cannot make a relative jump to an absolute locationcannot mask instruction using no functional unitcannot override zerofill section type for `%s,%s'cannot pack %s and %s togethercannot pack %s and %s together with a 16-bit insncannot pack %s into slot P1cannot pack %s with a 16-bit insncannot represent %s relocation in object filecannot represent %s relocation in this object file formatcannot represent %s relocation in this object file format1cannot represent `%s' relocation in object filecannot represent relocation type %scannot represent relocation type %s in x32 modecannot resolve @slotcount parametercannot set literal_prefix inside literal fragmentcannot use `%s' in this sectioncannot use indirect addressing with the PCcannot use partial register %s for addressingcannot use post-indexing with PC-relative addressingcannot use post-indexing with this instructioncannot use register index with PC-relative addressingcannot use register index with this instructioncannot use writeback with PC-relative addressingcannot use writeback with this instructioncanonical = %s
character constant too largecharacter following name is not '#'cmpu doesn't support condition code %sco-processor offset out of rangeco-processor register expectedcode is ATPCS conformantcode uses 26-bit program countercode uses 32-bit program countercomma expected between operandscomma is  expectedcomma missing in .xstabscommon alignment not a power of 2comparison must be with register or #0condition code %s value (%d) too largecondition code invalid for jrcondition code register should be 0 or 4 for %s, was %dcondition code register should be even for %s, was %dcondition not followed by conditionalizable insncondition requiredcondition sa cannot be used hereconditional branch or jal insn's operand references R%ld of previous arithmetic or logic insn.conditional branch out of rangeconditional branch target not word alignedconditional infixes are deprecated in unified syntaxconditional instruction cannot use B flagconditional instruction cannot use G flagconditional instruction cannot use R flagconflicting ISA extension attributes.confusing relocation expressionsconfusion in formal parametersconstant doesn't fit in 4 bitsconstant expression expectedconstant expression or register list expectedconstant expression requiredconstant expression required.constant generator destination register found in %sconstant generator source register found in %sconstant offset requiredconstant out of 8-bit range: %dconstant shift amount requiredconstant too big to fit into instructionconstant value requiredcontrol register '%s' not supported on this architecturecontrol register expected, but saw '%.6s'convert_frag
convert_frag calledcore and copro insn lengths must total 32 bits.core and copro insn lengths must total 64 bits.core register %s value (%d) too largecould not assemble: %scould not build transition for %s => %scould not parse INSN_PATTERN '%s'could not parse INSN_REPL '%s'could not parse template definitioncould not set architecture and machinecould not skip to %ld in file `%s'could not update architecture and machinecould not write .mdebug section: %scouldn't find a valid instruction formatcouldn't find relocation to usecpu `%s' unrecognizedcpu-type = %s
cpu4: not converting PUSH #4 to shorter formcpu4: not converting PUSH #8 to shorter formcr%ld is a reserved control registerctoff() is not supported by the rh850 ABI. Use -mgcc-abi insteadctoff() relocation used on an instruction which does not support itcustom instruction opcode %u out of range %u to %ud0/d1 registersdangerous MULS/MULU location; give it higher alignmentdangling `__gcc_isr %d'dangling `__gcc_isr'data dependency: %s %s -- %s %s (%d/%d bubble)data in executable sectiondata item with alignment larger than locationdata size prefix invalid with `%s'data transfer register cannot be halfworddefault mask isn't alloweddest and source1 must be the same registerdest must overlap one source registerdestinationdestination for add/subtract can only be R2 or R3destination for multiply can only be R0 or R1destination operand must be 16 bit registerdestination operand must be 16bit absolute addressdestination operand must be 8 bit registerdestination register and offset register may not be the samedestination register is same for parallel insnsdestination register modified by displacement-post-modified addressdestination register must be full-worddestination register must be r1destination register same as write-back basedestination register should be even numbereddestination unit must be RDdetected global register use not covered by .register pseudo-opdifference of two symbols only supported with .long, .short, or .bytedirective %s cannot be negateddirective .big encountered when option -big requireddirective .little encountered when option -little requireddirective LOC from within a BSPEC/ESPEC pair is not supporteddirective LOCAL must be placed in code or datadirectives are not valid inside bundlesdisable warnings about symobls that match instructionsdiscriminator less than zerodisplacement is too largedisplacement must be an unsigned 8-bit numberdisplacement overflows 12-bit fielddisplacement overflows 8-bit fielddisplacement to defined symbol %s overflows 12-bit fielddisplacement to defined symbol %s overflows 8-bit fielddisplacement to undefined symbol %s overflows 12-bit fielddisplacement to undefined symbol %s overflows 8-bit field displacement too large (%d)displacement too large for this architecture; needs 68020 or higherdiv / mul are reserved instructionsdivide by zerodivision by zerodivision by zero when setting `%s'dla used to load 32-bit register; recommend using la insteaddo not output verbose error messagesdo not warn on use of deprecated featuredoes not match begin %s%s at %s:%ddon't use Rn-Rm syntax with non-unit stridedsp immediate shift value not constantduplicate !tlsgd!%ldduplicate !tlsldm!%ldduplicate ".else"duplicate .fnstart directiveduplicate .handlerdata directiveduplicate .personality directiveduplicate .personalityindex directiveduplicate instruction %sduplicate macro %sduplicated `%s'duplicated psr bit specifierelements must be smaller than reversal regionelse without matching ifemit_one_bundle: unexpected dynamic opempty label field for ISempty symbol name in .def; ignoredempty vector register listemulations not handled in this configurationend of file after a one-character quote; \0 insertedend of file in commentend of file in comment; newline insertedend of file in escape characterend of file in multiline commentend of file in string; '%c' insertedend of file inside conditionalend of file not at end of a line; newline insertedend of macro inside conditionalend of vector register list not foundend on line errorendf without forendi without matching ifending register must be r15endw without whileentity size for SHF_MERGE not specifiedentry instruction with stack decrement < 16error checking for overflow - broken assemblererror constructing %s pseudo-op table: %serror parsing element/structure listerror setting flags for "%s": %serror setting flags for ".sbss": %serror: unsupported #foo() directive used on symbolestimate size
estimate_size_before_relax calledeven register number requiredeven register requiredexcess operands: '%s'expected #constantexpected #n as first argument of %sexpected %cexpected ',' after section nameexpected ',' after symbol nameexpected ',' after symbol sizeexpected ']', not %c in %sexpected , <constant>expected .L, .W or .B for register in indexed addressing modeexpected 0 operands for generated labelexpected 0 or 1expected <Rm> or <Dm> or <Qm> operandexpected <nn>expected <offset>, <opcode>expected <reg>, <reg>expected <tag> , <value>expected @(exp, reg16)expected ARM or MVE vector registerexpected EP registerexpected LRexpected MVE register [q0..q7]expected `%s' to have already been set for .vtable_inheritexpected a %s name followed by a `,'expected address expressionexpected alignment after sizeexpected closing parenexpected commaexpected comma after "%s"expected comma after instruction nameexpected comma after major opcodeexpected comma after nameexpected comma after name "%s"expected comma after name `%s' in .localentry directiveexpected comma after name `%s' in .size directiveexpected comma after name in .symverexpected comma after name in .vtable_entryexpected comma after name in .vtable_inheritexpected comma after register modeexpected comma after register numberexpected comma after symbol nameexpected comma after symbol-name: rest of line ignored.expected comma or colon after symbol name; rest of line ignoredexpected comma separatorexpected constant expression as first argument of %sexpected constant expression, got %sexpected constant in the range 2..16expected constant or register name as argument to RPT insnexpected constant value as argument to RPTexpected element type rather than vector typeexpected expressionexpected expression, got %sexpected fill pattern missingexpected first argument of %s to be in the range 1-4expected indexexpected numeric constantexpected one operand for generated literalexpected quoted stringexpected registerexpected register as second argument of %sexpected register listexpected register name or constant as first argument of %sexpected simple numberexpected symbolexpected symbol nameexpected valid addressing mode for mova: "@(disp, ea.sz),ERn"expected value of first argument of %s to fit into 20-bitsexpected }expecting %c near %sexpecting )expecting ]expecting `)' after scale factor in `%s'expecting `,' or `)' after base register in `%s'expecting `,' or `)' after index register in `%s'expecting comma delimited operandsexpecting comma delimited register operandsexpecting control registerexpecting either ON or OFF after .listexpecting index register or scale factor after `,'; got '%c'expecting indirect branch instruction after `notrack'expecting indirect register `($rA)'expecting indirect register `($rX)'expecting lockable instruction after `lock'expecting mnemonic; got nothingexpecting opcode string in self test modeexpecting operand after ','; got nothingexpecting operand before ','; got nothingexpecting prefix; got nothingexpecting registerexpecting scale factor of 1, 2, 4, or 8: got `%s'expecting valid branch instruction after `bnd'expecting {expression doesn't fit in BYTEexpression doesn't fit in WORDexpression errorexpression must be constantexpression out of range: defaulting to 0expression out of range: defaulting to 1expression too complexextended instruction in a branch delay slotextended instruction in delay slotextended operand requested but not requiredextending shift is not permittedextension `%s' unrecognizedextension does not apply to the base architectureextra .LABEL arguments ignored.extra characters '%s' at end of constant expression '%s'extra characters '%s' at end of immediate expression '%s'extra characters '%s' at end of operand '%s'extra characters '%s' at the end of absolute operand '%s'extra closing braceextra colonextra commaextra dotextra opening braceextra stuff on line ignoredextraneous characters at end of numeric section typeextraneous shift as part of operand to shift insnfailed for %d
failed general register sanity check.failed regnum sanity check.failed sanity checkfailed sanity check.failed sanity check: long_jumpfailed sanity check: short_jumpfailed special case insn sanity checkfailed to assemble instruction: "%s"failed to parse flagsfailed to read instruction table %s
failed to set flags for "%s": %sfailed to set subsections by symbolsfailed to set up debugging information: %sfake .file after real onefall through frequency must be greater than 0field fx_size too small to hold %lufield size must be 16 when value is relocatablefield value "%s" too complex for a bitfieldfield value truncatedfield width "%s" too complex for a bitfieldfield width %lu too big to fit in %d byte: truncated to %d bitsfield width %lu too big to fit in %d bytes: truncated to %d bitsfifthfile finished with an open IT block.file finished with an open VPT/VPST block.file not found: %sfile number %lu is too bigfile number %u already allocatedfile number less than onefile was compiled assuming all data will be in the lower memory region, but the upper region is in usefile was compiled assuming data could be in the upper memory region, but the lower data region is exclusively in usefile was compiled for the 430 ISA but the %s ISA is selectedfile was compiled for the 430X ISA but the 430 ISA is selectedfile was compiled for the large memory model, but the small memory model is selectedfile was compiled for the small memory model, but the large memory model is selectedfilename goes over one page boundaryfill pattern too long, truncating to %ufirstfirst and second operands shall be the same registerfirst operand is floating pointfirst operand is too large for 16-bit signed intfirst operand is too large for a 24-bit displacementfirst register must be r4first transfer register must be evenfixes not all moved from %sflag for {c}psr instruction expectedfloat register should be even, was %dfloat16 format cannot be set more than once, ignoring.floating point args are in fp regsfloating point constant too largefloating point number invalidfloating point number invalid; zero assumedfloating-point expression requiredformat = %s
format names only valid inside bundlesfound %d operand for '%s':  Expected %dfound %d operands for '%s':  Expected %dfound '%c', expected: '%c'fourthfr_mem record before region record!fr_var %lu < length %dfr_var (%ld) < length (%d)fraction bits value out of rangeframe reg expected, using $%d.frame size specified twicefrgr_mem record before region record!functional unit already maskedfunctional unit already masked for operand %u of '%.*s'functional unit already used in this execute packetgarbage after index spec ignoredgarbage at end of linegarbage following instructiongenerate PIC codegenerating 16-bit `iret' for .code16gcc directivegenerating 32-bit `%s', unlike earlier gas versionsget_expanded_loop_offset: invalid opcodegr_gr record before region record!gr_mem record before region record!group name for SHF_GROUP not specifiedgroup section `%s' has no group signaturehandlerdata in cantunwind framehard-float conflicts with specified fpuhardware dividehardware loop extensionhaving the base register in the register list when using write back is UNPREDICTABLEhere is the "else" of the unterminated conditionalhere is the previous ".else"here is the previous ".if"here is the start of the unterminated conditionalhi() relocation used on an instruction which does not support ithi0() relocation used on an instruction which does not support ithigh bits set in register list expressionhint in B unit can't be usedhint in B unit may be treated as nophint.b may be treated as nophint.b shouldn't be usedi386_output_nops called to generate nops of at most %d bytes!iWMMXt control register expectediWMMXt data or control register expectediWMMXt data register expectediWMMXt scalar register expectedia64.md_begin: can't hash `%s': %sidentifier+constant@%s means identifier@%s+constantif writeback register is in list, it must be the lowest reg in the listignoring attempt to re-define symbol `%s'.ignoring attempt to redefine built-in register '%s'ignoring attempt to redefine symbol %signoring attempt to undefine built-in register '%s'ignoring attempt to use .unreq on fixed register name: '%s'ignoring bad alignmentignoring changed section attributes for %signoring changed section entity size for %signoring changed section type for %signoring extra '-rename-section' delimiter ':'ignoring fill value in absolute sectionignoring fill value in section `%s'ignoring incorrect section type for %signoring invalid '-rename-section' specification: '%s'ignoring macro exit outside a macro definition.ignoring operands: %s ignoring redefinition of register alias '%s'iif convert internal pcrel/binaryiif convert internal pcrel/pointerillegal %s relocation size: %dillegal .stab%c directive, bad characterillegal .stabx expression; zero assumedillegal double indirectionillegal expressionillegal immediate register operand %sillegal indirect referenceillegal opcode %s for mcu %sillegal operandillegal operand - register name found where none expectedillegal operandsillegal range of target hardware versionsillegal register after @illegal register after @-illegal register included in listillegal register numberillegal resource usage in bundleillegal use of control registerillegal use of coprocessor registerimm3imm5 should >= 2immediate 0 cannot be used hereimmediate 1 or 2 expectedimmediate cannot be moved by a single instructionimmediate constant is valid both as a bit-pattern and a floating point value (using the fp value)immediate expression requires a # prefiximmediate has bits set outside the operand sizeimmediate is not a power of twoimmediate must be 1 or 2immediate must be a multiple of 2 in the range of +/-[0,254]immediate must be a multiple of 4 in the range of +/-[0,508]immediate must be a multiple of 8 in the range of +/-[0,1016]immediate must be either 1, 2, 4 or 8immediate must be in the range of +/-[0,127]immediate offset not 2-byte-alignedimmediate offset not 4-byte-alignedimmediate offset out of rangeimmediate operand expected in the range [1,16]immediate operand expected in the range [1,8]immediate operand illegal with absolute jumpimmediate operand is not matchimmediate operand is too largeimmediate operand requiredimmediate operand requires iWMMXt2immediate operands sum to greater than 32immediate out of rangeimmediate out of range for insertimmediate out of range for narrowing operationimmediate out of range for shiftimmediate too large (bigger than 0xF)immediate valueimmediate value %d out of range %d to %dimmediate value %llu out of range %u to %luimmediate value %u out of range %u to %uimmediate value 0x%x truncated to 0x%ximmediate value 48 or 64 expectedimmediate value is out of rangeimmediate value must be a multiple of %d at operand %d -- `%s'immediate value not allowed when source & dest differimmediate value out of rangeimmediate value out of range immediate value out of range, expected range [0, 16]immediate value out of range, expected range [1, 32]immediate zero expectedinappropriate arguments for opcode '%s'inappropriate arguments for opcode `%s'incompatible flag %i in line directiveinconsistent types in Neon instructioninconsistent uses of .cfi_sectionsincorrect condition in IT blockincorrect condition in VPT/VPST blockincorrect format for multiply parallel instructionincorrect number of operands given in the first instructionincorrect number of operands given in the second instructionincorrect register `%s%s' used with `%c' suffixincorrect register in reglistincorrect register number, ignoringindex and destination registers should be distinctindex must be 0 or 1index must be in the range 0 to 3index not allowed inside register listindex offset out of rangeindex register overlaps transfer registerindex register specified but zeroindex value too big for %sindexed register must be less than 16indexed register must be less than 8indexed vector register expectedindirect %s without `*'inserting "%s" into %s alias hash table failed: %sinserting "%s" into %s name hash table failed: %sinserting "%s" into string hash table: %sinserting "%s" into symbol table failed: %sinserting "%s" into tag hash table: %sinsn can't be combined with parallel processing insninsn cannot be combined with non-nopxinsn cannot be combined with non-nopyinsn cannot be combined with pmulsinstruction %s may not follow another I/O instruction.instruction %s may not follow another memory access instruction.instruction %s requires %d operandinstruction %s requires %d operandsinstruction %s requires MSP430X mcuinstruction %s requires enabling AUDIO extensioninstruction %s requires enabling DIV & DX_REGS extensioninstruction %s requires enabling DX_REGS extensioninstruction %s requires enabling FPU extensioninstruction %s requires enabling FPU_DP extensioninstruction %s requires enabling FPU_MAC extensioninstruction %s requires enabling FPU_SP extensioninstruction %s requires enabling STRING extensioninstruction %s requires enabling dsp extensioninstruction %s requires enabling performance extensioninstruction %s requires enabling performance extension IIinstruction %s requires enabling zol extensioninstruction %s.a does not existinstruction %s: result is always falseinstruction %s: result is always trueinstruction '%.*s' cannot be predicatedinstruction '%s' cannot be executed in parallel.instruction '%s' is for the M32R2 onlyinstruction '%s' is for the M32RX onlyinstruction `%s' after `xacquire' not allowedinstruction `%s' isn't supported outside of protected mode.instruction address is not a multiple of %dinstruction address is not a multiple of 16instruction address is not a multiple of 2instruction address is not a multiple of 8instruction cannot be conditionalinstruction cannot operate on pair valuesinstruction does not accept PC-relative addressinginstruction does not accept preindexed addressinginstruction does not accept register indexinstruction does not accept scaled register indexinstruction does not accept this addressing modeinstruction does not accept unindexed addressinginstruction does not allow shifted indexinstruction does not support unindexed addressinginstruction does not support writebackinstruction does not take a block typeinstruction form not available on this architecture.instruction implicitly accesses R31 of previous load.instruction is always unconditionalinstruction length of %u bytes exceeds the limit of 15instruction missing MVE vector predication codeinstruction mnemonic too long: %sinstruction not allowed in IT blockinstruction not supported in Thumb16 modeinstruction requires labelinstruction requires label or value in range -511:512instruction requires label sans '$'instruction requires register indexinstruction sequence (write a0, branch, retw) may trigger hardware erratainstructions write to the same destination register.integer 32-bit register expectedinteger 64-bit register expectedinteger operand out of rangeinteger or SP register expectedinteger or zero register expectedinteger register expectedinteger register expected in the extended/shifted operand registerinteger, zero or SP register expectedinternal confusion: relocation in a section without contentsinternal error in argument parsinginternal error: [%s] unexpected code [%lx] in frob symbolinternal error: bad CFA value #%dinternal error: bad argument type %cinternal error: bad file property ID %dinternal error: bad microMIPS opcode (incorrect length: %u): %s %sinternal error: bad microMIPS opcode (opcode/length mismatch): %s %sinternal error: bad relocation #%dinternal error: base section index out of rangeinternal error: broken opcode descriptor for `%s %s'
internal error: can't export reloc type %d (`%s')internal error: can't hash `%s': %sinternal error: can't hash `%s': %s
internal error: can't hash aux register '%s': %sinternal error: can't hash macro `%s': %sinternal error: can't hash opcode '%s': %sinternal error: can't hash opcode `%s': %sinternal error: can't install fix for reloc type %d (`%s')internal error: failed to allocate %d indirectsymbol pointersinternal error: fixup not contained within fraginternal error: invalid macrointernal error: lookup/get operands failedinternal error: losing opcode: `%s' "%s"
internal error: more indirect mach-o symbols than expectedinternal error: reloc %d (`%s') not supported by object file formatinternal error: unknown dwarf2 formatinternal error: unknown instruction attribute: 0x%08xinternal error: unknown nop check stateinternal error: unknown option name '%s'internal error: vasprintf failedinternal error; cannot generate `%s' relocationinternal error? cannot generate `%s' relocationinternal error? cannot generate `%s' relocation (%d, %d)internal failure in parse_register_listinternal inconsistency in %s: bdap.w with no symbolinternal inconsistency in %s: bdapq no symbolinternal inconsistency problem in %s: %lxinternal inconsistency problem in %s: ext. insn %04lxinternal inconsistency problem in %s: fr_subtype %dinternal inconsistency problem in %s: fr_symbol %lxinternal inconsistency problem in %s: insn %04lxinternal inconsistency problem in %s: resolved symbolinternal inconsistency problem: %s called for %d bytesinternal relocation (type: IMMEDIATE) not fixed upinternal: BFD_RELOC_MMIX_BASE_PLUS_OFFSET not resolved to sectioninternal: GREG expression not resolved to sectioninternal: bad RISC-V opcode (bits 0x%lx undefined): %s %sinternal: bad RISC-V opcode (mask error): %s %sinternal: bad RISC-V opcode (unknown operand type `%c'): %s %sinternal: bad RISC-V opcode (unknown operand type `C%c'): %s %sinternal: bad RISC-V opcode (unknown operand type `CF%c'): %s %sinternal: bad RISC-V opcode (unknown operand type `F%c'): %s %sinternal: bad mips opcode (bits 0x%08lx defined): %s %sinternal: bad mips opcode (bits 0x%08lx doubly defined): %s %sinternal: bad mips opcode (bits 0x%08lx undefined): %s %sinternal: bad mips opcode (mask error): %s %sinternal: can't hash `%s': %sinternal: mmix_prefix_name but empty prefixinternal: unexpected argument '%d' to msp430_object_attributeinternal: unexpected relax type %d:%dinternal: unhandled label %sinternal: unknown operand type: %s %sinternal_relocation (type: OFFSET_IMM) not fixed upinterrupt vector for trap instruction out of rangeinvalid %s option for %s cpuinvalid -malign-branch-boundary= value: %sinvalid -malign-branch-prefix-size= value: %sinvalid -malign-branch= option: `%s'invalid -march= option: `%s'invalid -mavxscalar= option: `%s'invalid -mevexlig= option: `%s'invalid -mevexrcig= option: `%s'invalid -mevexwig= option: `%s'invalid -mfence-as-lock-add= option: `%s'invalid -mmnemonic= option: `%s'invalid -momit-lock-prefix= option: `%s'invalid -moperand-check= option: `%s'invalid -mrelax-relocations= option: `%s'invalid -msse-check= option: `%s'invalid -msyntax= option: `%s'invalid -mtune= option: `%s'invalid -mvexwig= option: `%s'invalid -mx86-used-note= option: `%s'invalid <arch> in --march=<arch>: %sinvalid @slotcount valueinvalid BSPEC expressioninvalid FPA immediate expressioninvalid Hi register with immediateinvalid INST in command line: %sinvalid LOC expressioninvalid NaN setting -mnan=%sinvalid PC-relative operandinvalid PLT expression `%s'invalid VSIB addressinvalid WakeOnStatus %ldinvalid XFR WideBus Address %ldinvalid abi -mabi=%sinvalid accumulator registerinvalid addressinvalid addressing modeinvalid architectural extensioninvalid architecture -A%sinvalid architecture -xarch=%sinvalid architecture -z%sinvalid architecture option -m%s, ignoredinvalid argument '%s' to -fdebug-prefix-mapinvalid attempt to declare external version name as default in symbol `%s'invalid auto-litpool-limit argumentinvalid auto-litpool-limit argument (range is 100-10000)invalid barrier typeinvalid base register for register offsetinvalid branch operandinvalid byte branch offsetinvalid cache operation nameinvalid char %s beginning operand %d `%s'invalid character %s before operand %dinvalid character %s in mnemonicinvalid character %s in operand %dinvalid characters in inputinvalid co-processor operandinvalid conditioninvalid condition code '%s'invalid condition code nameinvalid configuration option '%s' in transition rule '%s'invalid constantinvalid constant (%lx) after fixupinvalid constant table offset %ldinvalid constant: %d bit expression not in range %d..%dinvalid constant: %d bit expression not in range %u..%uinvalid constant: %d is not word align integerinvalid constant: 10 bit expression not in range [-2^9, 2^9-1]invalid constant: 20 bit expression not in range -2^19..2^19-1invalid constant: 25 bit expression not in range [-16777216, 16777215]invalid constant: 32 bit expression not in range [-0x80000000, 0x7fffffff]invalid constant: 32 bit expression not in range [0, 0xffffffff]invalid constant: 32 bit expression not word aligninvalid constant: bit expression not definedinvalid control register nameinvalid data size %dinvalid default displacement size "%s". Defaulting to %d.invalid destination memory operandinvalid destination registerinvalid destination register listinvalid destination unitinvalid element selectorinvalid element size %d and vector size combination %cinvalid empty loopinvalid expression for operand %i of '%s'invalid expression in load/store multipleinvalid expression in the addressinvalid flag '%s'invalid floating point numberinvalid floating point numbers type `%s'invalid floating point register pair.  Valid fp register pair operands are 0, 1, 4, 5, 8, 9, 12 or 13.invalid floating-point constantinvalid fourth registerinvalid frame sizeinvalid hvc expressioninvalid identifier for ".ifdef"invalid immediateinvalid immediate field positioninvalid immediate for address calculation (value = 0x%08lX)invalid immediate for stack address calculationinvalid immediate sizeinvalid immediate valueinvalid immediate: %ld is out of rangeinvalid index size for coldfireinvalid indirect register sizeinvalid instruction `%s' after `%s'invalid instruction for this architecture; needs invalid instruction shapeinvalid instruction size selected (%d)invalid instruction suffixinvalid last instruction for a zero-overhead loopinvalid length field specifiedinvalid length for .scomm directiveinvalid listing option `%c'invalid literal constant: pool needs to be closerinvalid lrlive '%lu'invalid machine `%s'invalid machine mode `%s'invalid memory operandinvalid merge entity sizeinvalid modeinvalid movx address registerinvalid movx dsp registerinvalid movy address registerinvalid movy dsp registerinvalid neon suffix for non neon instructioninvalid numberinvalid number of registers in the list; %d registers are expected at operand %d -- `%s'invalid number of registers in the list; only 1 register is expected at operand %d -- `%s'invalid offset expressioninvalid offset, target not word aligned (0x%08lX)invalid offset, value too big (0x%08lX)invalid opcodeinvalid opcode '%s' in transition rule '%s'invalid operandinvalid operand (%s section) for `%s'invalid operand (%s section) for `%s' when setting `%s'invalid operand in ldminvalid operand in stminvalid operand mode for this architecture; needs 68020 or higherinvalid operand of ()+invalid operand of -()invalid operand of S^#invalid operand size requestedinvalid operand suffixinvalid operand to .code directive (%d) (expecting 16 or 32)invalid operand to opcode %s: `%s'invalid operandsinvalid operands (%s and %s sections) for `%s'invalid operands (%s and %s sections) for `%s' when setting `%s'invalid operands for cross-unit opinvalid operands for opcodeinvalid operands to opcode %s: `%s'invalid or unsupported encoding in .cfi_lsdainvalid or unsupported encoding in .cfi_personalityinvalid pc-relative addressinvalid performance registerinvalid pref operation nameinvalid priority '%lu'invalid pseudo operationinvalid quickrot register specifiedinvalid quickrot unit specifiedinvalid range in vector register listinvalid registerinvalid register %sinvalid register '%s' for '%s' instructioninvalid register expressioninvalid register for memory accessinvalid register listinvalid register list to push/pop instructioninvalid register maskinvalid register nameinvalid register number (%ld) for '%s'invalid register number (%ld) for '%s' instructioninvalid register number: %d is not in [r0--r7]invalid register operandinvalid register operand #1invalid register operand #2invalid register operand #3invalid register operand #4invalid register operand size for `%s'invalid register operand: %sinvalid register rangeinvalid register type %dinvalid register: r15 illegalinvalid relaxation fragment resultinvalid reloc expressioninvalid relocationinvalid relocation %s for fieldinvalid relocation expressioninvalid relocation for '%s' instructioninvalid relocation for fieldinvalid relocation for instructioninvalid relocation for operand %d of '%s'invalid relocation for operand %i of '%s'invalid relocation in instruction slot %iinvalid rotationinvalid rounding modeinvalid scalar register in listinvalid segment "%s"invalid shiftinvalid shift for the register offset addressing modeinvalid shift operatorinvalid shift value: %ldinvalid short form floating point immediate operandinvalid single nop size: %d (expect within [0, %d])invalid smc expressioninvalid source memory operandinvalid source registerinvalid source register listinvalid source unitinvalid suffixinvalid suffix after register.invalid swi expressioninvalid switch -m%sinvalid symbolic operandinvalid syntaxinvalid syntax for .dn directiveinvalid syntax for .qn directiveinvalid syntax for .req directiveinvalid syntax for .unreq directiveinvalid system register nameinvalid target hardware versioninvalid type for literal poolinvalid unextended operand valueinvalid unwind opcodeinvalid use of "=immediate"invalid use of %s relocationinvalid use of 'MSL'invalid use of 'MUL'invalid use of 32-bit register offsetinvalid use of 64-bit register offsetinvalid use of operator "%s"invalid use of vector registerinvalid value for special purpose registerinvalid vector register in listinvalid vector register nameinvalid write mask `%s'invalid zeroing-masking `%s'is_stmt value not 0 or 1isa number less than zerojump not 3..10 bytes away (is %d)jump over nop padding out of rangejump target out of rangejump target out of range; no usable trampoline foundjump to a symbol in another ISA modejump to misaligned address (0x%lx)junk `%s' after expressionjunk `%s' after registerjunk after operand %u of '%.*s'junk at end of line, first unrecognized character is `%c'junk at end of line, first unrecognized character valued 0x%xjunk at end of line: "%s"junk at end of line: `%s'junk at end of machine string, first unrecognized character is `%c'junk found after instruction: %s.%sla must use with symbol. '%s'la used to load 64-bit address; recommend using dla insteadlabel "$%d" redefinedlabel "%d$" redefinedlabel %s was not defined in this dwarf sectionlabel after '||'label after predicatelabel not at start of execute packetlabels are not valid inside bundleslacking labellacking label  last register must be r7ldr to register 15 must be 4-byte alignedldrd/strd requires even:odd register pairleb128 operand is an undefined symbol: %sleft operand is a bignum; integer 0 assumedleft operand is a float; integer 0 assumedlength not neededlength of .comm "%s" is already %ld. Not changed to %ld.length of .lcomm "%s" is already %ld. Not changed to %ld.li rd label isn't correct instruction formlibbfd ABI mismatchline %d: rep or repi must include at least 4 instructionsline %d: unknown relocation type: 0x%xline number (%d) for .stab%c directive cannot fit in index field (20 bits)line numbers must be positive; line number %d rejectedlink register must be in a low numbered registerlink register unit must be one of %sliteral pool insertion failedliteral pool location required for text-section-literals; specify with .literal_positionliteral pool overflowliteral referenced across section boundarylk addressing modes are invalid for memory-mapped register addressinglmi pseudo instruction should not use a label in imm fieldlo register requiredlo() relocation used on an instruction which does not support itloading the same register in parallel operationlocal label `%s' is not definedlong jump requiredloop containing less than three instructions may trigger hardware errataloop count constant %ld is out of range [1..%d]loop end too close to another loop end may trigger hardware errataloop target does not follow loop instruction in sectionloop: 32-bit displacement not supportedlow register (r0-r15) expected, not '%.100s'lower 16 bits of mask ignoredlui expression not in range 0..1048575m68k and cf features both selectedmacro %s not implemented yetmacro instruction expanded into a wrong size instruction in a 16-bit branch delay slotmacro instruction expanded into a wrong size instruction in a 32-bit branch delay slotmacro instruction expanded into multiple instructionsmacro instruction expanded into multiple instructions in a branch delay slotmacro requires $at register while noat in effectmacro requires $at while $at in usemacro used $at after ".set noat"macros nested too deeplymajor opcode is not sorted for %smajor opcode not in range [0x%02x - 0x%02x]malformed reglist in push/popmask not on destination operandmask trims opcode bits for %smask, index, and destination registers must be distinctmask, index, and destination registers should be distinctmatching operands to opcodemd_apply_fix: unknown r_type 0x%x
md_estimate_size_before_relax
memory destination needed for instruction `%s' after `xrelease'minor opcode not in range [0x00 - 0x3f]misaligned branch destinationmisaligned datamisaligned offsetmismatch between opcode size and operand sizemismatch between register and suffixmismatch for format '%s': #slots = %d, #opcodes = %dmismatched .ebmismatched element/structure types in listmismatched parenthesesmisplaced .procendmisplaced PIC operandmissing '%c'missing ')'missing ']'missing +missing .endmissing .end at end of assemblymissing .end or .bend at end of filemissing .endp before .cfi_startprocmissing .fnstart before unwinding directivemissing .funcmissing .procmissing =missing CPS flagsmissing DSP name `%s'missing [missing ]missing `)'missing `)' after formals in macro definition `%s'missing `.end'missing `]'missing `lock' with `%s'missing `}'missing `}' in `%s'missing abi name `%s'missing alignmentmissing alignment hintmissing architectural extensionmissing architecture name `%s'missing argumentmissing argument for %s_check directivemissing argument separator ',' for .cpsetupmissing block typemissing break countmissing call argumentmissing call signaturemissing classmissing close quote; (assumed)missing closing '"'missing closing `%c'missing closing bracemissing closing parenthesismissing commamissing comma after insn constant
missing comma or colonmissing condition code in structured control directivemissing cpu architecturemissing cpu name `%s'missing domissing element sizemissing emulation mode namemissing expressionmissing expression in .abiversion directivemissing expression in .localentry directivemissing expression in .size directivemissing flags: one of 'P', 'N' or 'Z' requiredmissing fpu name `%s'missing frame sizemissing immediate expressionmissing labelmissing local expressionmissing local indexmissing model parametermissing namemissing offsetmissing offset in the pre-indexed addressmissing operandmissing operand after commamissing operand; zero assumedmissing or bad offset expressionmissing or invalid displacement expression `%s'missing or invalid displacement expression `%s' taken as 0missing or invalid expression `%s'missing or invalid immediate expression `%s'missing predication typemissing real symbol namemissing reloc typemissing rename stringmissing reserved current_memory/grow_memory argumentmissing rotation field after commamissing separatormissing shift amountmissing sizemissing size expressionmissing sizeof_stub expressionmissing stack sizemissing stringmissing symbol namemissing table indexmissing thenmissing to or downtomissing typemissing type suffixmissing valuemissing version name in `%s' for symbol `%s'more than 65K literal poolsmov cannot use RD port as destinationmultiple '||' on same linemultiple branches or jumps in the same bundlemultiple condition specificationsmultiple emulation names specifiedmultiple formats specified for one bundle; using '%s'multiple literals in expansionmultiple movx specificationsmultiple movy specificationsmultiple parallel processing specificationsmultiple predicates on same linemultiple sections remapped to output section %smultiple versions [`%s'|`%s'] for symbol `%s'multiple writes to the same registermust be @(r0,...)must specify extensions to add before specifying those to removeneed PIC qualifier with symbol. '%s'needs @GOT or @GOTOFF. %snegative alignmentnegative count for %s - ignorednegative nop control byte, ignorednegative offsetnegative sizenegative value ignored in %sneither Power nor PowerPC opcodes were selected.nested .bs blocksnested .ent directivesnested software pipelined loopnew line in titlenew section '%s' defined without attributes - this might cause problemsnext outside of structured loopno %d-byte relocations availableno '(' to match ')'no '[' to match ']'no .cprestore pseudo-op used in PIC codeno .frame pseudo-op used in PIC codeno architecture contains all the instructions used
no compiled in support for 32bit x86_64no compiled in support for 64 bit object file formatno compiled in support for x86_64no current file pointerno entry symbol for global function '%s'no file name following -t optionno filename following .INCLUDE pseudo-opno floating point unit specifiedno function type on PLT relocno hppa_fixup entry for fixup type 0x%xno instruction mnemonic suffix given and no register operands; can't size instructionno instruction mnemonic suffix given; can't determine immediate sizeno known dwarf XCOFF section for flag 0x%08x
no previous section to return to, ignored.no registered fragment for literalno relaxation found for this instruction.no sequence number after !%sno size modifier after period, .w assumedno such architecture modifier: `%s'no such architecture: `%s'no such instruction: `%s'no such machine extension `%s'no suitable GREG definition for operandsno tag specified for %sno way to handle .file within .ent/.end sectionno-auto-litpools is incompatible with auto-litpool-limitnon-PIC jump used in PIC librarynon-absolute expression in constant fieldnon-absolute value used with .space/.besnon-constant .%cleb128 is not supportednon-constant byte countnon-constant expression in ".elseif" statementnon-constant expression in ".if" statementnon-constant fill count for absolute sectionnon-contiguous register rangenon-immediate OPF operand, ignorednon-optional operand %d follows optional operand in %snon-pc-relative relocation for pc-relative fieldnot a 16 bit instruction '%s'not enough operands (%d) for '%s'; expected %dnumber (0x%s) larger than 32 bitsnumber larger than 64 bitsnumber must be positive and less than %dnumber of literal tokens != 1number of operands mismatchnumber of registers must be in the range [1:4]numeric view can only be asserted to zeroodd address operand: %ldodd displacement at %xodd distance branch (0x%lx byte)odd distance branch (0x%lx bytes)odd number cannot be used hereodd number of bytes in operand descriptionodd numbered general purpose register specified as register pairodd register cannot be used hereoffset and base must be from the same unitoffset has different size from baseoffset in operand %u of '%.*s' not divisible by %uoffset in operand %u of '%.*s' out of rangeoffset must be a multiple of %doffset must be zero in ARM encodingoffset not a multiple of 4offset out of rangeoffset register expectedoffset to unaligned destinationoffset too largeoffset value out of rangeonly 'LSL' shift is permittedonly 'MUL VL' is permittedonly 'MUL' is permittedonly D and Q registers may be indexedonly D registers may be indexedonly LSL shift allowed in thumb modeonly SUBS PC, LR, #const allowedonly constant expression allowedonly constant offsets supported in absolute sectiononly floating point zero is allowed as immediate valueonly lo regs allowed with immediateonly lower 16-bits of first operand are usedonly one type should be specified for operandonly r0 can be used as byte count registeronly r0.bX byte fields of r0 can be used as byte countonly r15 allowed hereonly single block types allowedonly two consecutive VFP SP registers allowed hereopcode %s not found in opcode hash tableopcode '%s' not supported for target %sopcode '%s': cannot find literal definitionopcode '%s': could not parse operand '%s' in '%s'opcode '%s': no bound opname '%s' for precondition in '%s'opcode '%s': precondition only contains constants in '%s'opcode '%s': replacement does not have %d opopcode '%s': replacement does not have %d opsopcode '%s': unidentified operand '%s' in '%s'opcode 'NOP.N' unavailable in this configurationopcode `%s' not supported for target %sopcode has no effectopcode missing or not found on input lineopcode not supported in the `insn32' modeopcode not supported in the `insn32' mode `%s'opcode not supported on this processor: %s (%s)opcode not valid for this cpu variantopcode-specific %s relocation used outside an instructionopcodes '%s' (slot %d) and '%s' (slot %d) both have volatile port accessesopcodes '%s' (slot %d) and '%s' (slot %d) write the same portopcodes '%s' (slot %d) and '%s' (slot %d) write the same registeropcodes '%s' (slot %d) and '%s' (slot %d) write the same stateopen CFI at the end of file; missing .cfi_endproc directiveoperandoperand %d must be %s -- `%s'operand %d must be an immediateoperand %d must be an immediate expressionoperand %d must be constantoperand %d must be scalaroperand %d must be the same register as operand 1 -- `%s'operand %d of '%s' has invalid value '%u'operand %d of '%s' has out of range value '%u'operand %d out of rangeoperand %d overlap in %soperand %d: illegal use expression: `%s`operand %s0x%lx out of range.operand %u of '%.*s' is read-onlyoperand %u of '%.*s' is write-onlyoperand %u of '%.*s' not a valid base address registeroperand %u of '%.*s' not a valid memory referenceoperand %u of '%.*s' not a valid return address registeroperand %u of '%.*s' not constantoperand %u of '%.*s' on wrong sideoperand %u of '%.*s' out of rangeoperand 1 must be FPSCRoperand index error for %soperand is not an absolute constantoperand is not an immediateoperand mask overflowoperand mismatch -- `%s'operand must be LR registeroperand must be a constantoperand must be a constant or a labeloperand must be a multiple of 2operand must be a multiple of 4operand must be absolute in range %lx..%lx, not %lxoperand must be absolute in range %u..%u, not %ldoperand number mismatchoperand out of rangeoperand out of range (%d is not between %d and %d)operand out of range (%s not between %ld and %ld)operand out of range, instruction expandedoperand out of range: %ldoperand out of range: %luoperand out of range: 0x%lxoperand overflowoperand references R%ld of instruction before previous.operand references R%ld of previous instruction.operand references R%ld of previous load.operand size mismatchoperand size must be specified for immediate VMOVoperand size must match register widthoperand type mismatchoperand types can't be inferredoperand value out of range for instructionoperand/size mis-matchoperands 0 and 1 must be the same registeroperands for opcode `%s' do not match any valid formatoperands mismatchoperands were not reducible at assembly-timeoperation combines symbols in different segmentsoption -mdsp conflicts with -medsp, only enabling -medspoption `%s' may not be negatedoption `%s' not recognizedoption `-%c%s' is deprecated: %soption `-A%s' is deprecated: use `-%s'or higherout of memoryout of rangeout of range label-relative fixup valueoutput verbose error messagesoverflowoverflow in branch to %s; converted into longer instruction sequenceoverflow in immediate argumentoverflow in literal (.lit8) tableoverflow in literal (.lita) tablep2align not supported on this targetpacking conflict: %s must dispatch sequentiallypadding addedparallelparallel instruction not following another instructionparentheses ignoredparse errorpc may not be used with write-backpc-relative pc-relative address offset out of rangepc-relative load offset not word alignedpc-relative load offset out of rangepce instruction error (16 bit || 16 bit).pcrel for branch to %s too far (0x%lx)pcrel for branch to %s too far (0x%x)pcrel for loopt too far (0x%lx)pcrel for lrw/jmpi/jsri to %s too far (0x%lx)pcrel offset for branch to %s too far (0x%lx)pcrel relocation not allowed in an instructionpcrel too farpcrel too far BFD_RELOC_BFIN_10pcrel too far BFD_RELOC_BFIN_11_PCRELpcrel too far BFD_RELOC_BFIN_12pcrel too far BFD_RELOC_BFIN_24pcrel too far BFD_RELOC_BFIN_5pcrel too far BFD_RELOC_MOXIE_10personality routine required before .handlerdata directivepersonality routine specified for cantunwind framepointer register (X, Y or Z) requiredpointer register (Y or Z) requiredpointer register Z requiredpolymorphs are not enabled. Use -mP option to enable.post-index must be a registerpost-indexed expression used in preload instructionpostincrement not supportedpowerpc_operands[%d] duplicates powerpc_operands[%d]powerpc_operands[%d].bitm invalidpre-indexed expression expectedpredicate not followed by instructionpredication on A0 not supported on this architectureprefer-const16 conflicts with prefer-l32rprefer-l32r conflicts with prefer-const16premature end of floating point prefixprevious .ent not closed by a .endprevious CFI entry not closed (missing .cfi_endproc)previous `%s' sequence has not been closedprevious movx requires nopyprevious movy requires nopxprofiling in absolute section?pseudo instruction `%s' not supportedpseudo prefix without instructionpseudo-op illegal within .struct/.unionpush/pop do not support {reglist}^qualifying predicate not followed by instructionquick branch offset %d out of range %d to %dr0-r12, lr or APSR expectedr12 not allowed herer13 not allowed herer14 not allowed as first register when second register is omittedr14 not allowed herer15 based store not allowedr15 not allowed herer2 should not be used in indexed addressing moder31 cannot be used with jmp; use ret insteadr31 cannot be used with jmpr.n; use ret.n insteadrd must be even number.rdhi and rdlo must be differentrdhi, rdlo and rm must all be differentre-entrant coderecord type is not validrecord_type_not_validredefined symbol cannot be used on relocredefinition of global registerredefinition of mcu type `%s' to `%s'redundant %s prefixreg should <= 31reg-reg expectedregister expectedregister expected, but saw '%.6s'register expected, not '%.100s'register is out of orderregister is wrong size for a word %sregister is wrong size for address %sregister list must be even numberedregister list must be from the same unitregister list must contain at least 1 and at most 16 registersregister list must not contain duplicatesregister list not in ascending orderregister must be either sp or set by a previousunwind_movsp directiveregister name or number from 0 to 31 requiredregister name or number from 16 to 31 requiredregister number %u not supported on this architectureregister number above 15 requiredregister number out of rangeregister number too large for push/popregister offset not allowed in pre-indexed addressing moderegister operand expected, but got scalarregister out of range in listregister pair for operand %u of '%.*s' not a valid even/odd pairregister r%d out of rangeregister r0 cannot be used hereregister r16-r23 requiredregister r24, r26, r28 or r30 requiredregister range not in ascending orderregister rh%d out of rangeregister rl%d out of rangeregister rq%d does not existregister rq%d out of rangeregister rr%d does not existregister rr%d out of rangeregister same as write-back baseregister save offset not a multiple of %uregister scaling is being ignored hereregister section has contents
register stride must be 1register stride must be 1 or 2register syntax is .register %%g[2367],{#scratch|symbolname|#ignore}register type mismatchregister unit must be one of %sregister value used as expressionregisters may not be the samerel too far BFD_RELOC_16rel too far BFD_RELOC_8rel31 relocation overflowrelative address out of rangerelative call out of rangerelative jump out of rangerelax hint unrecognized instruction: line %d.relaxation not supported
relaxed out-of-range branch into a jumpreloc %d not supported by object file formatreloc not within (fixed part of) sectionrelocated field and relocation type differ in signednessrelocation %s isn't supported by the current ABIrelocation cannot be done when using -mrelocatablerelocation is not supportedrelocation not allowedrelocation not applicablerelocation out of rangerelocation overflowrelocation valid in thumb1 code onlyrepeat < 0; .fill ignoredrepeat count cannot be used with %srepeat instruction used with non-register mode instructionreplacing `rep'/`repe' prefix by `bnd'required displacement wasn't given in indirect referenceresidual low bits in pmem diff relocationresource conflict (A%d)resource conflict (C flag)resource conflict (F flag)resource conflict (PSW)resource conflict (R%d)rest of line ignored; first ignored character is `%c'restore without savereturn column number %d overflows in CIE version 1returned from mips_ip(%s) insn_opcode = 0x%x
right operand is a bignum; integer 0 assumedright operand is a float; integer 0 assumedror #imm not supportedrotation can only be 0, 8, 16, or 24rounding down first operand float to signed introunding down first operand float to unsigned intrva without symbols suffix on comparison instruction is deprecateds3_PIC code offset overflow (max 16 signed bits)same type of prefix used twicescalar index must be constantscalar index out of rangescalar must have an indexscalar out of rangescalar out of range for multiply instructionscale factor invalid on this architecture; needs cpu32 or 68020 or higherscale factor of %d without an index registerscore3d instruction.sdaoff() relocation used on an instruction which does not support itsecondsecond .ent directive found before .end directivesecond operand missingsecond operand must be 1second operand must be 4second operand of .insn not a constant
second register should be greater than first registersecond register should follow dash in register listsection %s renamed multiple timessection '%s' finished with an open IT block.section '%s' finished with an open VPT/VPST block.section `%s' aliased to `%s' is not usedsection alignment must be >= 4 bytes to check MULS/MULU safenesssection change from within a BSPEC/ESPEC pair is not supportedsection name '%s' already defined as another symbolsection symbols are already globalseek to end of .incbin file failed `%s'segment override on `%s' is ineffectualselected FPU does not support instructionselected architecture does not support wide conditional branch instructionselected processor does not have all features of selected architectureselected processor does not support 'A' form of this instructionselected processor does not support 32bit wide variant of instruction `%s'selected processor does not support ARM opcodesselected processor does not support DSP extensionselected processor does not support PSTATE field name '%s'selected processor does not support SETPAN instructionselected processor does not support THUMB opcodesselected processor does not support `%s'selected processor does not support `%s' in ARM modeselected processor does not support `%s' in Thumb modeselected processor does not support `%s' in Thumb-2 modeselected processor does not support bf16 instructionselected processor does not support fp16 instructionselected processor does not support instructionselected processor does not support requested special purpose registerselected processor does not support system register name '%s'selected target format '%s' unknownsequence number in use for !tlsgd!%ldsequence number in use for !tlsldm!%ldsequentialset can only use RD port as sourceset: number not in -2147483648..4294967295 rangeset: number not in 0..4294967295 rangesetend use is deprecated for ARMv8setsw: number not in -2147483648..4294967295 rangesetting incorrect section attributes for %ssetting incorrect section type for %ssetx: illegal temporary register g0setx: temporary register same as destination registershift amount out of range 0 to 63shift by register not allowed in thumb modeshift countshift expression expectedshift expression is too largeshift immediate must be 1, 2 or 3 for half-word, word or double-word accesses respectivelyshift must be constantshift not allowed for bitmask immediateshift operator expectedshift out of rangeshift value over 3 not allowed in thumb modeshifts in CMP/MOV instructions are only supported in unified syntaxshort branch with zero offset: use :wshortcut designator invalidsigned .word overflow; switch may be too large; %ld at 0x%lxsigned value out of rangesimd instructions operate on pair values (L prefix)single instruction is %u bytes long, but .bundle_align_mode limit is %u bytessize (%ld) out of range, ignoredsize is not 4 or 6size negative; .fill ignoredsize of "%s" is already %ld; not changing to %ldsize value for space directive too large: %lxskip (%ld) or count (%ld) invalid for file size (%ld)skipping prefixes on `%s'skipping two-word instructionsmi pseudo instruction should not use a label in imm fieldsome symbol undefined; zero assumedsourcesource and address units must not be shared for this addressing modesource and destination increment mode must agreesource and destination must be differentsource and destination register must be in different unitssource operand must be 16bit absolute addresssource operand must be 8 bit registersource register `%s%s' implicitly denotes `%s%.3s%u' to `%s%.3s%u' source group in `%s'source register must be in the trigger unitsource register must be r1source register same as write-back basesource register should be even numberedsource registers should be even numberedsource1 and dest must be same registerspace allocation too complex in absolute sectionspace allocation too complex in common sectionsparc convert_frag
special left instruction `%s' kills instruction `%s' in right containerspecified location wasn't TETRA-alignedspill_mask record unimplemented.spu convert_frag
spurious operands; (%d operands/instruction max)st/ld offset 23 instruction was disabled .stack frame layout does not match personality routinestack frame layout too complex for unwinderstack increment must be multiple of 4stack pointer offset too large for personality routinestand-alone `%s' prefixstart address not supportedstrange paper height, set to no formstray `\'stride must be a multiple of 64; lower 6 bits ignoredstride of 2 unavailable when element size is 8string too big (%lu bytes)strings must be placed into a sectionsupport ARM/Thumb interworkingswp{b} use is deprecated for ARMv6 and ARMv7swp{b} use is obsoleted for ARMv8 and latersymbol "%s" undefined; zero assumedsymbol %s is in a different sectionsymbol %s is weak and may be overridden latersymbol '%s' already has its type setsymbol '%s' is already definedsymbol `%s' aliased to `%s' is not usedsymbol `%s' already definedsymbol `%s' can not be both weak and commonsymbol `%s' is already definedsymbol `%s' is already defined as "%s"/%s%ldsymbol definition loop encountered at `%s'symbol in .toc does not match any .tcsymbol name not recognised in the current localesymbol size computation overflowsymbol too far awaysymbol type "%s" is supported only by GNU and FreeBSD targetssymbol type "%s" is supported only by GNU targetssymbol%dsymbol+offset@%s means symbol@%s+offsetsymbol+offset@%s not supportedsymbolic operand not allowedsymbols assigned with .asg must begin with a lettersymbols assigned with .eval must begin with a lettersyntax errorsyntax error in .startof. or .sizeof.syntax error in @(disp,[Rn, gbr, pc])syntax error in @(r0,...)syntax error in @(r0...)syntax error in structured control directivesyntax error: condition code not expectedsyntax error: expected `]', found  `%c'syntax error: invalid toc specifier `%s'syntax error: register not expectedsyntax error: system register not expectedsyntax error: value is missing before the register namesyntax error: vector register not expectedsyntax error; ')' not allowed heresyntax error; end of line, expected `%c'syntax error; expected ','syntax error; found `%c', expected `%c'syntax error; missing '(' after displacementsyntax error; missing ')' after base registersystem register name '%s' is deprecated and may be removed in a future releasesystem registers cannot be included in listtag not found for .tag %starget out of rangetdaoff() relocation used on an instruction which does not support ittemporary switch for dumpingtext label `%s' aligned to odd boundarythe %d-bit %s architecture does not support the `%s' extensionthe %s name '%s' is too long (maximum 16 characters)the XCOFF file format does not support arbitrary sectionsthe `%s' extension requires %s%d revision %d or greaterthe `%s' extension requires 64-bit FPRsthe `%s' extension was removed in %s%d revision %dthe first operand must be a symbolthe number of .indirect_symbols defined in section %s does not match the number expected (%d defined, %d expected)the offset 0x%08lX is not representablethe only valid suffixes here are '(plt)' and '(tlscall)'the optional immediate offset can only be 0the source register must not be $0the source register must not be $31the specified option is not accepted for PSBthe specified option is not accepted in ISBthe specified relocation type is not allowed for 32-bit registerthe specified relocation type is not allowed for MOVKthe top half of a 128-bit FP/SIMD register is expectedthe type of %s is too complex; it will be simplifiedthe use of -mvle requires -a32.the use of -mvle requires big endian.the yielding instruction %s may not be in a delay slot.there are no pc-relative size relocationsthere are no unsigned pc-relative relocationsthirdthis addressing mode is not applicable for destination operandthis addressing mode requires base-register writebackthis group relocation is not allowed on this instructionthis instruction does not accept an accumulatorthis instruction does not accept an immediatethis instruction does not support indexingthis instruction implies use of ARMv8.1 AdvSIMD.this instruction requires a post-indexed addressthis instruction will not write back the base registerthis instruction will write back the base registerthis relocation modifier is not allowed on this instructionthis string may not contain '\0'this type of register can't be indexedthumb conditional instruction should be in IT blocktoo few operandstoo many !literal!%ld for %stoo many .dim entriestoo many .size entriestoo many GREG registers allocated (max %d)too many IVC2 insns to pack togethertoo many IVC2 insns to pack with a 16-bit core insntoo many IVC2 insns to pack with a 32-bit core insntoo many argumentstoo many fixupstoo many instructions in execute packettoo many lda insns for !gpdisp!%ldtoo many ldah insns for !gpdisp!%ldtoo many lituse insns for !lituse_tlsgd!%ldtoo many lituse insns for !lituse_tlsldm!%ldtoo many memory references for `%s'too many operandstoo many operands (%d) for '%s'; expected %dtoo many operands in instructiontoo many operands to '%.*s'too many positional argumentstoo many registers in vector register listtoo many st_End'stoo many unwind opcodestoo many unwind opcodes for personality routine 0too many unwinding instructionstrailing garbage after expression: %stranslating bgeni to movitranslating bmaski to movitranslating mgeni to movitranslating to `%s %s%s'translating to `%s %s%s,%s%s'translating to `%sp'trap exception not supported at ISA 1trap value %ld is not validtried to set unrecognized symbol: %s
truncated file `%s', %ld of %ld bytes readtwo .function pseudo-ops with no intervening .eftype %d reloc done?
type mismatch in vector register listtype specifier has the wrong number of partstypes specified in both the mnemonic and operandsunable to compute ADRL instructions for PC offset of 0x%lxunable to continue with assembly.unable to create reloc for build noteunable to generate unwinding opcode for frame pointer offsetunable to generate unwinding opcode for frame pointer reg %dunable to generate unwinding opcode for reg %dunable to locate include file: %sunable to pack %s by itself?unable to rebuffer file: %s
unable to repeat %s insnunable to restore return address from previously restored regunable to widen instructionunaligned branch target: %d bytes at 0x%lxunaligned data at an absolute location is not supportedunaligned entry instructionunaligned loop: %d bytes at 0x%lxunassigned file number %ldunbalanced brackets in operand %d.unbalanced parenthesis in operand %d.unclosed '('undecodable fixundecodable instruction in instruction fragundefined combination of operandsundefined local label `%s'undefined symbol %s in PCR relocationundefined symbol %s used as an immediate valueundefined symbol for opcode "%s"undocumented instructionunexpected %s fixupunexpected .cantunwind directiveunexpected .cfi_inline_lsdaunexpected .handlerdata directiveunexpected .unwind_movsp directiveunexpected 12-bit reloc typeunexpected 18-bit reloc typeunexpected PC relative expressionunexpected TLS relocationunexpected `"' in expressionunexpected addressing mode for %sunexpected bit specified after APSRunexpected character `%c' in element sizeunexpected character `%c' in predication typeunexpected character `%c' in type specifierunexpected characters following instructionunexpected comma after the mnemonic name `%s' -- `%s'unexpected comma before the omitted optional operandunexpected end of file in irp or irpcunexpected end of file in macro `%s' definitionunexpected end of lineunexpected fixunexpected negative constantunexpected register in the immediate operandunexpected section size informationunexpected shift operatorunexpected storage class %dunexpected type character `b' -- did you mean `bf'?unhandled %d
unhandled CFA insn for unwinding (%d)unhandled local relocation fix %sunhandled operand code %dunhandled reloc %s in md_pcrel_from_sectionunhandled relocation type %sunhandled: .proc %s,%dunimplemented .nops directiveunimplemented opcode "%s"unimplemented relocation suffixunimplemented segment %s in operandunimplemented toc32 expression modifierunimplemented toc64 expression modifierunindexed addressing used in preload instructionunknownunknown -mpid= argument '%s'unknown .gnu_attribute valueunknown .loc sub-directive `%s'unknown ABI version`%s'
unknown CSR `%s'unknown DSP `%s'unknown DSP prefix character %c %sunknown EABI `%s'
unknown FPU configuration `%s'
unknown GNU build attribute value '%d' for Tag_GNU_MSP430_Data_Region(%d) in .gnu_attribute directiveunknown ISA level %sunknown ISA or architecture %sunknown MCU: %s
unknown MSPABI build attribute tag '%d' in .mspabi_attribute directiveunknown MSPABI build attribute value '%d' for %s(%d) in .mspabi_attribute directiveunknown MSPABI build attribute value '%d' for OFBA_MSPABI_Tag_ISA(%d) in .mspabi_attribute directiveunknown abi `%s'
unknown addressing mode %sunknown arch name `%s'
unknown architectural extension `%s'unknown architectureunknown architecture %sunknown architecture '%s'unknown architecture `%s'unknown architecture `%s'
unknown architecture extension `%s'
unknown architecture: %s
unknown argument for .usepvunknown baseline `%s'
unknown condition code: %sunknown constraint `%c'unknown cpu `%s'unknown default cpu = %s, os = %sunknown directiveunknown escape '\%c' in string; ignoredunknown execution type passed to write_2_short()unknown expression in operand %sunknown expression in operand %s.  Use #llo(), #lhi(), #hlo() or #hhi()unknown fixup sizeunknown floating point abi `%s'
unknown floating point format `%s'
unknown floating point mnemonic: "%s"unknown floating point prefix characterunknown floating type type '%c'unknown fpu `%s'unknown group relocationunknown implicit IT mode `%s', should be arm, thumb, always, or never.unknown instruction '%s'unknown interrupt %sunknown mnemonic `%s' -- `%s'unknown mnemonic: "%s"unknown opcodeunknown opcode "%s"unknown opcode %sunknown opcode '%s'unknown opcode `%s'unknown opcode or format name '%s'unknown opcode: %sunknown opcode: `%s'unknown operand %sunknown operand countunknown operand shift: %x
unknown operand to .archunknown operator %s. Did you mean X(Rn) or #[hl][hl][oi](CONST) ?unknown option to BTIunknown or invalid section attribute '%s'unknown or invalid section type '%s'unknown or missing PSTATE field nameunknown or missing operation nameunknown or missing option to PSBunknown or missing system register nameunknown parameter following .SECTION directive: %sunknown procedure kindunknown profiling flag - ignored.unknown pseudo-op: `%s'unknown record type %d (in %s)unknown register %sunknown register '%s' -- .req ignoredunknown register `%s'unknown register alias '%s'unknown relocation (%u)unknown relocation modifierunknown section attribute %sunknown section attribute '%c'unknown user-defined function %sunknown vector operation: `%s'unknown width specifier '.%c'unknown/incorrect operandunmatched '['unmatched .end directiveunpredictable DCTI coupleunpredictable load of register pair -- `%s'unpredictable transfer with writeback -- `%s'unpredictable: identical transfer and status registers --`%s'unrecognised RX CPU type %sunrecognised alignment value in .SECTION directive: %sunrecognised argument to -mcpu option '%s'unrecognised cpu type '%s'unrecognised float16 format "%s"unrecognised instruction %sunrecognised instruction size modifier .%cunrecognized %d-bit version of microMIPS opcodeunrecognized .linkonce type `%s'unrecognized .section attribute: want a,e,w,x,M,S,G,T or numberunrecognized CPS flagunrecognized characters at end of parallel processing insnunrecognized default cpu `%s'unrecognized emulation name `%s'unrecognized extended version of MIPS16 opcodeunrecognized flagunrecognized fopt optionunrecognized opcodeunrecognized opcode: `%s'unrecognized option "%s"unrecognized option -%c%sunrecognized pseudo-instruction %sunrecognized register name `%s'unrecognized reloc typeunrecognized relocation suffixunrecognized section attributeunrecognized section typeunrecognized stab type '%c'unrecognized symbol suffixunrecognized symbol type "%s"unrecognized syntax mode "%s"unrecognized unextended version of MIPS16 opcodeunresolvable or nonpositive repeat count; using 1unresolved expression that must be resolvedunresolved loop target symbol: %sunshifted register requiredunsigned value out of rangeunsupported BFD relocation size %dunsupported BFD relocation size %uunsupported alignment for instructionunsupported broadcastunsupported byte value; use a different suffixunsupported constant in relocationunsupported constant size %d
unsupported fixup size %dunsupported flag %i in line directiveunsupported fptr fixupunsupported fptr fixup size %dunsupported instruction `%s'unsupported instruction, assembled as NOPunsupported large constantunsupported maskingunsupported mbind section info: %sunsupported relocationunsupported relocation against %sunsupported relocation for DS offset fieldunsupported relocation typeunsupported section attribute '%c'unsupported section attribute -- 'a'unsupported static rounding/saeunsupported symbol subtractionunsupported syntaxunsupported use of %sunsupported use of .ehwordunsupported use of .gpdwordunsupported use of .gpwordunsupported variable nop control in .nops directiveunsupported variable size or fill valueunsupported vector index registerunsupported with Intel mnemonicunterminated stringunterminated string; newline inserteduntil without repeatunwind opcode too longunwound frame has negative sizeunwound stack pointer not doubleword aligneduse -march=armv2use -march=armv2ause -march=armv3use -march=armv3muse -march=armv4use -march=armv4tuse -march=armv5use -march=armv5tuse -march=armv5teuse -mcpu=alluse -mcpu=arm1use -mcpu=arm2use -mcpu=arm250use -mcpu=arm3use -mcpu=arm6use -mcpu=arm600use -mcpu=arm610use -mcpu=arm620use -mcpu=arm7use -mcpu=arm70use -mcpu=arm700use -mcpu=arm700iuse -mcpu=arm710use -mcpu=arm7100use -mcpu=arm710cuse -mcpu=arm710tuse -mcpu=arm720use -mcpu=arm720tuse -mcpu=arm740tuse -mcpu=arm7500use -mcpu=arm7500feuse -mcpu=arm7duse -mcpu=arm7diuse -mcpu=arm7dmuse -mcpu=arm7dmiuse -mcpu=arm7muse -mcpu=arm7tdmiuse -mcpu=arm8use -mcpu=arm810use -mcpu=arm9use -mcpu=arm920use -mcpu=arm940use -mcpu=arm9tdmiuse -mcpu=iwmmxtuse -mcpu=strongarmuse -mcpu=strongarm110use -mcpu=strongarm1100use -mcpu=strongarm1110use -mcpu=xscaleuse -mfpu=fpa10use -mfpu=fpa11use -mfpu=fpeuse .code16 to ensure correct addressing modeuse either -mfpu=softfpa or -mfpu=softvfpuse frame pointeruse of .indirect_symbols requires `-dynamic'use of PC in this instruction is deprecateduse of old and new-style options to set CPU typeuse of old and new-style options to set FPU typeuse of r13 is deprecateduse of r15 in blx in ARM mode is not really usefuluse of r15 in bx in ARM mode is not really usefuluse of r15 in bxj is not really usefuluse stack size checkingused $%u with ".set at=$%u"used $at without ".set noat"using using `%s%s' instead of `%s%s' due to `%c' suffixusing a bit field width of zerovalid endian specifiers are be or levalue %d out of range. Use #lo() or #hi()value %ld out of rangevalue %lu is too large for a byte operandvalue 0x%I64x truncated to 0x%I64xvalue 0x%llx truncated to 0x%llxvalue 0x%lx truncated to 0x%lxvalue 0x%x out of extended range.value not in range [-0xffffffff, 0xffffffff]value not in range [0, 0x7fffffff]value not in range [0, 0xffffffff]value of %ld out of byte displacement range.value of %ld out of double word displacement range.value of %ld out of word displacement range.value of %ld too large for 16-bit branchvalue of %ld too large for 8-bit branchvalue of %s too large for field of %d byte at %svalue of %s too large for field of %d bytes at %svalue out of rangevalue out of range: 0x%xvalue stored for r%d is UNKNOWNvalue too large for 1-byte fieldvalue too large for 2-byte fieldvalue too large to fit in %d bitsvector element must be constantvector predicated instruction should be in VPT/VPST blockvector register expectedvector type expectedvfmal/vfmsl with FP16 type cannot be conditional, the behaviour is UNPREDICTABLEview number mismatchvirtual memory exhaustedvliw group must consist of 1 core and 1 copro insn.warn about performance deprecated IT instructions in ARMv8-A and ARMv8-Rwarn about symbols that match instruction names [default]warning: symbol %s has no csectwasm32 assembler options:
width suffixes are invalid in ARM modewidth suffixes are invalid in ARM mode -- `%s'word of NOPs added between word multiply and 16-bit multiplyword of NOPs added between word multiply and loadwriteback (!) must be used for VLDMDB and VSTMDBwriteback of base register is UNPREDICTABLEwriteback of base register when in register list is UNPREDICTABLEwriteback used in preload instructionwriteback value must be an immediate constantwriting or modifying # is unpredictablewriting to APSR without specifying a bitmask is deprecatedwrong argument to .cfi_personality_idwrong number of operandswrong number of operands for '%s'wrong register in floating-point reglistwrong second argument to .cfi_lsdawrong second argument to .cfi_personalitywrong size instruction in a %u-bit branch delay slotwrong third argument to .cfi_val_encoded_addrxtensa-isa failure: %syou can't `%s %s%s'you must specify a single type onlyyou must use a hi/lo directive or 16-bit macro to load a 16-bit value.zdaoff() relocation used on an instruction which does not support itzero assumed for missing expressionzero flag is not valid for this instructionzero used as immediate valuezeroing-masking only allowed with write mask{standard input}Project-Id-Version: gas-2.33.90
Report-Msgid-Bugs-To: bug-binutils@gnu.org
POT-Creation-Date: 2020-01-18 14:02+0000
PO-Revision-Date: 2020-01-25 23:18+0100
Last-Translator: Frédéric Marchal <fmarchal@perso.be>
Language-Team: French <traduc@traduc.org>
Language: fr
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
Plural-Forms: nplurals=2; plural=(n >= 2);
			  mode de compatibilité avec la syntaxe TI CodeComposer Studio                          [défaut est %d]
                          [défaut est %s]


                          spécifier la variante d'architecture SPARC
-bump                     avertir lorsque l'assembleur change d'architecture
-sparc                    ignoré
--enforce-aligned-data    forcer .long, etc., à être alignés correctement
-relax                    relaxer les jump et les branchements (par défaut)
-no-relax                 éviter les modifications des jump et des branchements

	%s 
 Options assembleur spécifiques NDS32 :

 fichier d'entrée 	: %s
 options passées	: 
 fichier de sortie	: %s
 cible         	: %s
 horodatage   	: %s


-no-relax		ne pas relaxer les réadressages
			

Options BPF :

Option D30V:
-O                      Rendre le instructions adjacentes courtes parallèles
                        si possible.
-n                      Avertir pour tous les NOP insérés par l'assembleur.
-N                      Avertir pour tous les NOP insérés après des mots multiples
-c                      Avertir pour tous les symboles ayant des noms identiques
                        aux noms de registres
-C                      Inverse de -c.  -c est le défaut.

Options TIC4X:
  -mcpu=CPU  -mCPU        sélectionner la variante d'architecture. CPU peut valoir:
                            30 - TMS320C30
                            31 - TMS320C31, TMS320LC31
                            32 - TMS320C32
                            33 - TMS320VC33
                            40 - TMS320C40
                            44 - TMS320C44
  -mrev=REV               sélectionner la révision hardware du cpu (nombres entiers).
                          Combinaisons de -mcpu et -mrev vont activer/désactiver
                          les options appropriées (-midle2, -mlowpower et
                          -menhanced) en fonction du type sélectionné
  -mbig                   sélectionner le grand modèle mémoire
  -msmall                 sélectionner le petit modèle mémoire(par défaut)
  -mregparm               sélectionner les paramètres via registres (par défaut)
  -mmemparm               sélectionner les paramètres via mémoire
  -midle2                 activer le support IDLE2
  -mlowpower              activer le support LOPOWER et MAXSPEED
  -menhanced              activer le support des opcodes étendus

Options s12z:
                                         des violations de contraintes
                                         pour des violations de contraintes
                                         parallèles pourraient violer les contraintes
                                         pourraient violer les contraintes
                          EXTENSION est une combinaison de:
                          Registres n'ont pas besoin de préfixe
                          Registres auront besoin du préfixe « $ »
                          émuler la sortie (par défaut %s)
                          générer les symboles commun ELF avec le type STT_COMMON
                          générer des notes GNU Build si aucune n'est présente dans l'entrée
                          générer des réadressages relaxées
                          générer les propriétés de fonctionnalités et ISA x86 utilisés
                          utiliser les mnémoniques AT&T/Intel
                Enregistrer le type de cpu
        -EB		assembler le code pour un système de poids fort
        -EL		assembler le code pour un système de poids faible
        -FIXDD		corriger la dépendance des données
        -G gpnum	assembler le code pour le paramètre gpsize, le défaut est 8 octets
        -KPIC		générer du code indépendant de la position
        -NWARN		ne pas afficher d'avertissement pour des corrections de dépendance de données
        -O0		ne faire aucune optimisation
        -SCORE3		assembler le code pour une cible SCORE3
        -SCORE5		assembler le code pour une cible SCORE5
        -SCORE5U		assembler le code pour une cible SCORE5U
        -SCORE7		assembler le code pour une cible SCORE7 [défaut]
        -USE_R1		assembler le code sans avertissement lorsque le registre temporaire r1 est utilisé
        -V 		version de distribution Sunplus
        -V                afficher la version de l'assembleur
        -Qy, -Qn          ignoré
        -march=score3	assembler le code pour une cible SCORE3
        -march=score7	assembler le code pour une cible SCORE7 [défaut]
Options S390:
        -mregnames        Permettre les noms symboliques pour les registres
        -mwarn-areg-zero  Avertir lorsque des registres de base/index à zéro
        -mno-regnames     Ne pas permettre les noms symboliques pour les registres
        -m31              Définir le format de fichier à 32 bits
        -m64              Définir le format de fichier à 64 bits
    ops était:    %s   vouliez-vous dire ceci ?   autre(s) variante(s) valide(s) :  --32/--64/--x32         générer du code 32 bits/64 bits/x32
  --EL			générer du code pour une machine à octets de poids faible
  --EB			générer du code pour une machine à octets de poids fort
  --MD FICHIER            écrire les information de dépendance dans le
                          FICHIER (par défaut aucun)
  --alternate             active dès le départ la syntaxe alternée des macros
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
                          compresser les sections DWARF de débug avec zlib
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi}]
                          compresser les sections DWARF de débug avec zlib [par défaut]
  --debug-prefix-map ANCIEN=NOUVEAU
                          remplace ANCIEN par NOUVEAU dans les informations de débug
  --defsym SYMBOLE=VALEUR définir le SYMBOLE avec cette valeur
  --disp-size-default-22    déplacement de branchement sans taille connue est de 22 bits (par défaut)
  --disp-size-default-32    déplacement de branchement sans taille connue est de 32 bits
  --divide                ne traite pas « / » comme un caractère de commentaire
  --divide                ignoré
  --elf-stt-common=[no|yes]   --execstack             requiert une pile exécutable pour cet objet
  --fatal-warnings        traiter les avertissements comme des erreurs
  --fdpic                 générer un fichier objet FDPIC
  --fix-v4bx              Autoriser BX dans du code ARMv4
  --gdwarf-2              générer les informations de débug DWARF2
  --gdwarf-sections       générer des noms de sections par fonction pour les informations de lignes DWARF
  --generate-missing-build-notes=[no|yes]   --gstabs                générer les informations STABS de débug
  --gstabs+               générer les infos STABS de débug avec les extensions GNU
  --hash-size=<valeur>    fixer la taille de la table de hash proche de <valeur>
  --help                  afficher l'aide-mémoire et quitter
  --itbl INSTTBL          étendre le jeu d'instructions pour inclure les
                          instructions concordants avec les spécifications
                          définies dans le fichier INSTTBL
  --listing-cont-lines    initialiser le nombre maximal de lignes de continuation à utiliser
                          pour la colonne de donnée en sortie dans le listing
  --listing-lhs-width     initialiser la largeur en mots de la colonne de données
                          en sortie sur le listing
  --listing-lhs-width2    initialiser la largeur en mots des lignes de continuation
                          de la colonne de données en sortie; ignoré si plus petit que
                          la largeur de la première ligne
  --listing-rhs-width     initialiser la largeur maximale en caractères des lignes
                          du fichier source
  --m32bit-doubles  [par défaut]
  --m32bit-doubles [par défaut]
  --m64bit-doubles
  --m64bit-doubles  Le code source utilise des doubles 64 bits
  --march=<arch>		Générer le code pour <arch>.  Choix possibles pour <arch>
				sont v0_v10, v10, v32 et common_v10_v32.
  --mbig-endian-data
  --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu>
  --mg10            Activer le support pour la variante G10
  --mg13            Sélectionner le cœur G13.
  --mg14            Sélectionner le cœur G14 [défaut]
  --mint-register=<valeur>
  --mlittle-endian-data [par défaut]
  --mno-allow-string-insns  --mpid
  --mrelax
  --mrelax          permettre la relâche lors de l'édition de liens
  --mrl78           Alias pour -mg14
  --msmall-data-limit
  --muse-conventional-section-names
  --muse-renesas-section-names [par défaut]
  --no-underscore         Les symboles utilisateurs n'ont pas de préfixe
  --nocompress-debug-sections
                          ne pas compresser les sections de débug DWARF
  --nocompress-debug-sections
                          ne pas compresser les sections de débug DWARF [par défaut]
  --noexecstack           ne requiert pas de pile exécutable pour cet objet
  --pic			Permettre la génération de code indépendant de la position.
  --reduce-memory-overheads 
                          favoriser l'utilisation réduite de la mémoire au
                          détriment d'un temps d'assemblage accru
  --sectname-subst        activer les séquences de substitution de noms de sections
  --size-check=[error|warning]
			  vérifier la directive ELF .size (par défaut --size-check=error)
  --statistics            afficher diverses mesures de statistiques de l'exécution
  --strip-local-absolute  éliminer les symboles absolus locaux
  --target-help           montrer les options spécifiques de la cible
  --traditional-format    utiliser le même format que l'assembleur natif lorsque c'est possible
  --underscore            Symboles utilisateurs sont normalement préfixés avec
                          le caractère de soulignement.
  --version               afficher le numéro de la version de l'assembleur et quitter
  --warn                  ne pas supprimer les avertissements
  -D                      produire les messages de débug assembleur
  -EB                     assembler le code pour un système de poids fort
  -EB                     assembler pour un système gros boutiste (défaut)
  -EL                     assembler pour un système petit boutiste
  -EB  -mbig-endian		générer du code pour architectures à octets de poids fort
  -EB,-big                produire du code et des données pour systèmes à octets de poids fort
  -EL                     assembler le code pour un système de poids faible
  -EL  -mlittle-endian		générer du code pour architectures à octets de poids faibles
  -EL, -mel ou -little    Produire une sortie petit boutiste
  -EB, -meb ou -big       Produire une sortie gros boutiste
  -mpic			  Générer PIC
  -mno-fp-as-gp-relax	  Supprimer la relâche fp-as-gp pour ce fichier
  -mb2bb-relax		  Optimisation de sauts dos-à-dos
  -mno-all-relax	  Supprimer toutes les relâches pour ce fichier
  -EL,-little             produire du code et des données pour systèmes à octets de poids faible
  -I RÉPERTOIRE           ajouter le RÉPERTOIRE à la liste de recherche
des directives .include
  -Ip                     identique à -ignore-parallel-conflicts
  -J                      ne pas avertir lors d'un débordement signé
  -K                      avertir lorsque des différences sont altérées lors de longs déplacements
  -KPIC                   générer PIC
  -L,--keep-locals        conserver les symboles locaux (i.e. débutant par « L »)
  -M,--mri                assembler en mode compatibilité MRI
  -N                      Avertir lorsque l'expansion des branches est faite pour des sauts.
  -O                      essayer d'optimiser le code. Implique -parallel
  -O1,			  Optimiser pour la performance
  -Os			  Optimiser pour l'espace
  -Q                      ignoré
  -Q                      ignoré
  -V                      afficher la version de l'assembleur
  -Q                      ignoré
  -V                      afficher la version de l'assembleur
  -EB/-EL                 générer du code grand/petit boutien
  --32/--64               générer du code 32 ou 64 bits
  -Qy, -Qn                ignoré
  -V                      afficher la version de l'assembleur
  -k                      ignoré
  -R                      joindre la section de données avec la section texte
  -W  --no-warn           supprimer les avertissements
  -Wnp                    identique à -no-warn-explicit-parallel-conflicts
  -Wnuh                   identique à -no-warn-unmatched-high
  -Wp                     identique à -warn-explicit-parallel-conflicts
  -Wuh                    identique à -warn-unmatched-high
  -X                      ignorée
  -Z                      générer le fichier objet même après des erreurs
  -c                      avertir si un commentaire est trouvé
  -f                      escamoter le prétraitement des espaces et des commentaires
  -fixed-special-register-names
                          Permettre seulement les noms originaux de registres spéciaux
  -force2bsr  -mforce2bsr	transformer jbsr en bsr
  -fpic  -pic			Générer du code indépendant de la position
  -g --gen-debug          générer les informations de débug
  -globalize-symbols      Rendre tous les symboles globaux.
  -gnu-syntax             Bloquer la compatibilité avec la syntaxe mmixal
  -h, -H                  Ne rien exécuter, afficher ce message d'aide.  Déprécié.
  -h-tick-hex              Supporter les constantes hexadécimales dans le style H'00
  -ignore-parallel-conflicts            ne vérifie pas les instructions parallèles
  -jsri2bsr  -mjsri2bsr		transformer jsri en bsr
  -linker-allocated-gregs S'il n'y a pas de définition GREG pouvant convenir
                          pour les opérandes d'une instruction, laisser l'éditeur de liens
                          faire la résolution.
  -m%s%s
  -m32r                   désactiver le support du jeu d'instructions m32rx
  -m32r2                  supporter le jeu étendu d'instructions m32r2
  -m32rx                  supporter le jeu étendu d'instructions m32rx
  -m4byte-align             Marque le binaire comme utilisant un alignement 32 bits (défaut)
  -m8byte-align             Marque le binaire comme utilisant un alignement 64 bits
  -mEA
  -mbarrel-shifter
  -mbarrel_shifter
  -mcrc
  -mdsp-packa
  -mdsp_packa
  -mdvbf
  -mld-extension-reg-mask
  -mlock
  -mmac-24
  -mmac-d16
  -mmac_24
  -mmac_d16
  -mmin-max
  -mmin_max
  -mmul64
  -mno-mpy
  -mnorm
  -mrtsc
  -msimd
  -mswap
  -mswape
  -mtelephony
  -muser-mode-only
  -mxy
  -mN - ne pas insérer de NOP après le changement d'interruptions (défaut)
  -mQ - activer la relaxation durant l'assemblage. DANGEREUX !
  -mP - activer les instructions polymorphes
  -mU - pour une instruction qui change l'état d'interruption mais où le changement
        d'état est inconnu, ne pas avertir/insérer des NOP
  -mY - ne pas avertir à propos de NOP manquants après le changement d'interruptions
  -m[no-]%-17s Active/désactive %s
  -march=<nom>             Définir le type de machine H8300 à l'une de ces valeurs:
                           h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
  -madd-bnd-prefix        ajouter le préfix BND à tous les branchements valide
  -malign-branch-boundary=NUM (défaut: 0)
                          aligner les branchements avant une frontière de NUM octets
  -malign-branch-prefix-size=NUM (défaut: 5)
                          aligner les branchements avec NUM préfixes par instruction
  -malign-branch=TYPE[+TYPE...] (défaut: jcc+fused+jmp)
                          TYPE est une combinaison de jcc, fused, jmp, call, ret,
                           indirect
                          spécifier les types de branchements à aligner
  -mall-ext		  Activer le support de toutes les extensions et instructions
  -mall-opcodes    accepter tous les opcodes AVR, même non supportés par MCU
  -mno-skip-bug    désactiver les avertissements pour l'escamotage des
                   instructions de 2 mots (par défaut pour avr4, avr5)
  -mno-wrap        rejeter les instructions rjmp/rcall avec un bouclage à 8K
                   (par défaut pour avr3, avr5)
  -mrmw            accepter les instruction Lecture-Modification-Écriture
  -mlink-relax     générer les réadressages pour la relaxation du lieur
  -mno-link-relax  ne pas générer de réadressages pour la relaxation du lieur.
  -mgcc-isr        accepter la pseudo instruction __gcc_isr.
  -mamd64                 accepter uniquement l'ISA AMD64 (par défaut)
  -march=ARCH			sélectionner l'architecture ARCH:  -march=ARCH             activer les instructions de l'architecture ARCH
  -march=CPU[,+EXTENSION...]
                          générer du code pour CPU et EXTENSION, CPU est l'un de ceux-ci:
  -march=ms1-16-002         autoriser les instructions ms1-16-002 (par défaut)
  -march=ms1-16-003         autoriser les instructions ms1-16-003
  -march=ms1-64-001         autoriser les instructions ms1-64-001
  -march=ms2                autoriser les instructions ms2
  -mavxscalar=[128|256] (128 par défaut)
                          encoder les instructions scalaires AVX avec une longueur de vecteur
                           spécifique
  -mbig-endian            générer du code pour architectures à octets de poids fort
  -mbig-obj               générer des fichiers pour gros objets
  -mbranch-stub			activer les ébauches de branchements pour les appels relatifs au PC
  -mbranches-within-32B-boundaries
                          aligner les branchements avant une frontière de 32 octets
  -mcache			activer l'instruction de pré-extraction de la cache
  -mcp				activer les instructions du coprocesseur
  -mcpu=<cpu[-sirevision]> spécifie le nom du CPU cible
  -mcpu=CPU			sélectionner le CPU du processeur:  -md - Forcer la copie de données de la ROM vers la RAM au démarrage
  -mdata-region={none|lower|upper|either} - sélectionner la région dans
    laquelle les données seront placées.
  -mdollar-hex            le préfixe « $ » est utilisé au lieu de « 0x » pour indiquer une constante littérale hexadécimal
  -mdsbt                  le code utilise l'adressage DSBT
  -mdsp				activer les instructions DSP
  -medsp			activer les instructions DSP étendues
  -melrw		activer le lrw étendu (CK800 uniquement)
  -mevexlig=[128|256|512] (128 par défaut)
                          encoder les instructions scalaires EVEX avec une longueur de vecteur
                           spécifique
  -mevexrcig=[rne|rd|ru|rz] (rne par défaut)
                          encoder les instructions EVEX avec la valeur spécifique EVEX.RC
                           pour les instructions ignorées uniquement SAE
  -mevexwig=[0|1] (0 par défaut)
                          encoder les instructions EVEX avec la valeur spécifique EVEX.W
                           pour les instructions qui ignorent le bit EVEX.W
  -mextension               activer le support des opcodes étendus
  -mfdpic                 assembler pour l'ABI FDPIC
  -mfence-as-lock-add=[no|yes] (no par défaut)
                          encoder lfence, mfence et sfence comme
                          lock addl $0x0, (%%{re}sp)
  -mgcc-abi                 Marque le binaire comme utilisant l'ancienne ABI GCC
  -mhard-float			activer les instructions en virgule flottante matérielles
  -mhard-float              Marque le binaire comme utilisant les insns FP (défaut pour e2v3 et suivants)
  -mindex-reg             supporter les registres pseudo index
  -mintel64               accepter uniquement l'ISA Intel64
  -mip2022               restreindre au insns IP2022
  -mip2022ext            supporter le jeu étendu d'instructions IP2022
  -mistack			activer les instructions de la pile d'interruption
  -ml - activer le modèle de code large
  -mlabr  -mliterals-after-br	émettre les littéraux après les instructions de branchement
  -mlaf  -mliterals-after-func	émettre les littéraux après chaque fonction
  -mlittle-endian         générer du code pour architectures à octets de poids faibles
  -mljump			transformer jbf, jbt, jbr en jmpi (CK800 uniquement)
  -mmnemonic=[att|intel]   -mmp				activer les instructions multiprocesseur
  -mn - insérer un NOP après le changement d'interruptions
  -mnaked-reg             n'exige pas le préfixe « %% » pour les registres
  -mno-bcond17		  désactiver l'instruction b<cond> disp17
  -mno-branch-stub
  -mno-dsbt               le code n'utilise pas l'adressage DSBT
  -mno-elrw
  -mno-fdpic/-mnopic       désactiver -mfdpic
  -mno-istack
  -mno-labr  -mnoliterals-after-br
  -mno-laf  -mno-literals-after-func
  -mno-ljump
  -mno-pic                l'adressage du code est dépendant de la position
  -mno-stld23		  désactiver les instructions st/ld offset23
  -mnolrw  -mno-lrw		implémente lrw avec movih + ori
  -momit-lock-prefix=[no|yes] (no par défaut)
                          retirer tous les préfixes de verrous
  -moperand-check=[none|error|warning] (warning par défaut)
                          vérifier la validité des combinaisons des opérandes
  -mpic                   l'adressage du code est indépendant de la position
  -mpid=far               le code utilise un adressage des données indépendant de la position,
                            les accès GOT utilisent l'adressage DP lointain
  -mpid=near              le code utilise un adressage des données indépendant de la position,
                            les accès GOT utilisent l'adressage DP proche
  -mpid=no                le code utilise un adressage des données dépendant de la position
  -mreg-prefix=PRÉFIXE    définir un préfixe utilisé pour indiquer les noms de registres (aucun par défaut)
  -mrelax                   permettre la relâche
  -mrelax                   permettre la relâche
  -mrelax-relocations=[no|yes]   -mrh850-abi               Marque le binaire comme utilisant l'ABI RH850 (défaut)
  -msecurity			activer les instructions de sécurité
  -mshared                désactiver l'optimisation de branche pour du code partagé
  -msilicon-errata=<nom>[,<nom>…] - activer les correctifs pour les erratas du silicium
  -msilicon-errata-warn=<nom>[,<nom>…] - avertir quand un correctif pourrait être nécessaire
   noms d'erratas supportés: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19
  -msoft-float              Marque le binaire comme n'utilisant pas les insns FP (défaut pour pré-e2v3)
  -msse-check=[none|error|warning] (warning par défaut)
                          vérifier les instructions SSE
  -msse2avx               encoder les instructions SSE avec le préfixe VEX
  -msyntax=[att|intel] (att par défaut)
                          utiliser la syntaxe AT&T/Intel
  -mtrust			activer les instructions de confiance
  -mtune=CPU              optimiser pour CPU, CPU est l'un de ceux-ci:
  -mu - pour une instruction qui change l'état d'interruption mais où le changement
        d'état n'est pas connu, avertir/insérer des NOP (défaut)
        -mn ou -my sont requis pour que ceci ait un effet
  -mv850                    le code vise le v850
  -mv850e                   le code vise le v850e
  -mv850e1                  le code vise le v850e1
  -mv850e2                  le code vise le v850e2
  -mv850e2v3                le code vise le v850e2v3
  -mv850e2v4                Alias pour -mv850e3v5
  -mv850e3v5                Le code cible le v850e3v5
  -mvdsp			activer les instructions DSP vectorielles
  -mvexwig=[0|1] (0 par défaut)
                          encoder les instructions VEX avec la valeur spécifique VEX.W
                           pour les instructions qui ignorent le bit EX.W
  -mwarn-signed-overflow    avertir lors de débordements des valeurs signées immédiates
  -mwarn-unsigned-overflow  avertir s'il y a débordement des valeurs immédiates non signées
  -mx86-used-note=[no|yes]   -my - avertir à propos de NOP manquants après le changement d'interruptions
  -n                      ne pas optimiser l'alignement du code
  -q                      ne pas produire d'avertissement
  -nIp                    identique à -no-ignore-parallel-conflicts
  -no-bitinst             refuser les instructions de champ de bits étendues du M32R2
  -no-expand              Ne pas faire l'expansion de GETA, branchements, PUSHJ ou JUMP
                          en de multiples instructions.
  -no-force2bsr  -mno-force2bsr
  -no-ignore-parallel-conflicts         vérifie les instructions parallèles pour
  -no-jsri2bsr  -mno-jsri2bsr
  -no-merge-gregs         Ne pas faire la fusion des définitions GREG avec des valeurs proches.
  -no-pad-sections        ne pas remplir la fin des sections jusqu'à une frontière d'alignement
  -no-parallel            désactive -parallel
  -no-predefined-syms     Ne pas fournir de constantes internes mmixal.
                          Implique -fixed-special-register-names.
  -no-warn-explicit-parallel-conflicts  ne pas avertir lorsque des instructions
  -no-warn-unmatched-high ne pas avertir lorsque des réadressages bas sont manquants
  -nocpp                  ignorée
  -nosched                  désactiver les restrictions de planification
  -o NOM                  nommer le fichier d'objets de sortie NOM
                          (par défaut a.out)
  -parallèle              essayer de combiner les instructions en parallèle
  -relax                  Créer du code relaxable pour l'éditeur de liens
  -s                      ignoré
  -w                      ignorée
  -warn-explicit-parallel-conflicts     avertir lorsque des instructions parallèles
  -warn-unmatched-high    avertir lorsqu'il y a un réadressage de type haut
                          qui ne concorde pas avec un réadressage de type bas
  -x                      Ne pas avertir quand on ne sait pas si une opérande avec GETA,
                          un branchement, PUSHJ ou JUMP n'est pas à l'intérieur de la gamme.
                          L'éditeur de liens interceptera les erreurs. Cela implique
                          -linker-allocated-gregs.  -xauto                        enlever automatiquement les violations de dépendances (par défaut)
  -xnone                        aucune vérification des violations de dépendances
  -xdebug                       passer en mode débug le vérificateur de violations de dépendances
  -xdebugn                      débug du vérificateur des violations des dépendances mais désactive
                                la vérification des violations de dépendances
  -xdebugx                      débug du vérificateur des violations des dépendances et active
  @FICHIER                lire les options dans le FICHIER
 %s; (défaut) *input_line_pointer == « %c » 0x%02x
 Options en assembleur spécifiques à AArch64 :
Options en assembleur spécifiques ARM:
 Options en assembleur spécifiques Blackfin:
 Options spécifiques de la ligne de commande FR30:
 Version de l'assembleur GNU %s (%s)
	 utilisant la version BFD %s.Options en assembleur spécifiques H8300:
 Options spécifiques M32R de la ligne de commande:
 Options spécifiques M32R de la ligne de commande:
 Options de la ligne de commande spécifiques à MMIX:
 Options de la ligne de commande spécifiques Meta :
 Options spécifiques RL78 de la ligne de commande:
 Options spécifiques RX de la ligne de commande:
 Options spécifiques de l'assembleur Score:
 Options V850:
 Options de la ligne de commande spécifiques à XC16X:
 Options de la ligne de commande spécifiques à XSTORMY16:
Options Z8K:
  -z8001                  générer le code segmenté
  -z8002                  générer le code non segmenté
  -linkrelax              créer du code de relâche pour l'édition de liens
 réadressage de branchement tronqué (0x%x) [-2^9 ~ 2^9-1] réadressage de branchement tronqué (0x%x) [-2^19 ~ 2^19-1] réadressage de branchement tronqué (0x%x) [-2^9 ~ 2^9-1]!%s n'utilise pas un numéro de séquenceréadressage !samgp vers le symbole sans .prologue: %s« %d » (instance d'un nombre %d d'une étiquette %s)« .else » sans « .if » correspondant« .elseif » après « .else »« .elseif » sans « .if » correspondant« .endif » sans « .if »# Exemple d'instructions « %s »
	.sect .text
_start:
# registre bars# conflit de longueur#4 n'est pas valide sur H8/300.#<imm16>#<imm8>#<mask>$DPR_BYTE n'est pas supporté dans ce contexte$DPR_GOT n'est pas supporté dans ce contexte$DPR_HWORD n'est pas supporté dans ce contexte$DPR_WORD n'est pas supporté dans ce contexte$DSBT_INDEX doit être utilisé avec __c6xabi_DSBT_BASE$DSBT_INDEX n'est pas supporté dans ce contexte$GOT n'est pas supporté dans ce contexte$PCR_OFFSET n'est pas supporté dans ce contexte$dbg et $depc sont désactivés quand DEBUG est éteint$hi et $lo sont désactivés quand MUL et DIV sont éteints$mb0, $me0, $mb1 et $me1 sont désactivés quand COP est éteintopérateur % a besoin d'une expression absolue%%%s() doit être le terme le plus à l'extérieur de l'expression%%hi16/%%lo16 s'applique uniquement à .short ou .hword%%hi8 s'applique uniquement à .byte%d erreur%d erreurs%d avertissement%d avertissements%s %s -- « %s »%s -- déclaration « %s » ignorée%s NOP inséré%s « %s » a déjà un alias « %s »%s l'argument doit être une chaîne de caractères%s à l'opérande %d — « %s »Directive %s sans nom%s pour « %s »%s pour l'instruction « %s »le howto %s ne correspond pas à size/pcrel dans gasl'instruction %s n'accepte pas le suffixe .b%s instruction, l'opérande %d ne correspond pas%s est activé par le fanion vle%s n'est pas utilisé pour la cible sélectionnée%s ne peut pas occuper la plage de délai d'une autre instruction de branchement.%s doit être %d à l'opérande %d — « %s »%s doit avoir une valeur constante%s n'est pas désactivé par le fanion vle%s n'est pas supporté en mode MIPS16offset %2$d de %1$s hors limiteoffset %s %d hors des limites %d à %d%s hors du domaine (%%s hors des limites %d à %d dans l'opérande %d — « %s »%s hors de la plage (%%s hors limite (0x%s n'est pas entre 0x%s et 0x%s)registre %s identique à la base de réécritureréadressages %s n'entre pas dans %d octetréadressages %s n'entre pas dans %d octetsLes réadressages %s n'entrent pas dans %u octetLes réadressages %s n'entrent pas dans %u octets%s requiert la valeur 0-2 comme opérande 1le deuxième argument de %s ne peut pas être un nombre négatif %d%s réduit à %srécursion de symboles %s stoppée à la seconde apparition de « %s »%s n'est pas supportée%s non supporté comme correctif d'instruction%s non supporté sur cette instruction%s utilisé pour un symbole qui n'est pas défini dans le même fichier%s sans %s%s, %s, génération d'un fichier objet erroné
%s, traitement des avertissements comme des erreurs%s: tentative de faire tourner le registre PC%s: symboles globaux non supportés dans les sections communes%s: pas de telle section%s: la sortie de la 1ère instruction est la même que l'entrée de la 2ème instruction - est-ce intentionnel ?%s: la sortie de la 2ème instruction est la même que l'entrée de la 1ère instruction - est-ce intentionnel ?%s: temps total d'assemblage: %ld.%06ld
%s: type de fonction inattendu: %d%s: nom de processeur non reconnu%s: fermerait la boucle weakref: %s%s:%u: ajouter %d%s à 0x%llx pour aligner %s dans une frontière de %d octets
%s:%u: ajouter un nop de %d%s octets à 0x%llx pour aligner %s dans une frontière de %d octets
%s:%u: ajouter un %d%s supplémentaire à 0x%llx pour aligner %s dans une frontière de %d octets
%s:%u: retour erroné de bfd_install_relocation: %xréadressage %u octets ne peut pas être appliqué sur un champ de %u octets« %.*s » instruction pas au début du paquet d'exécution« %.*s » instruction pas dans une boucle pipelinée par le logiciel« %.*s » instruction pas supportée sur cette architecture« %.*s » instruction pas supportée sur cette unité fonctionnelle« %.*s » instruction pas supportée sur cette unité fonctionnelle pour cette architecture« %s » ne peut pas être une weak_definition (actuellement uniquement supporté dans les sections de type coalescé)« %s » ne peut être une weak_definition (puisqu'il est défini)« %s » n'est pas répétable. Comportement résultant est indéfini.« %s » est uniquement disponible dans DD2.0 ou supérieur.« %s » ne peut être empaqueté avec d'autres instructions.« %s » précédemment déclaré comme « %s ».« %s »: seule l'instruction NOP peut être utilisée en parallèle sur le m32r')' requis« , » attendu« APSR », « CPSR » ou « SPSR » attendus« ASR » requismodificateur « H » uniquement valable pour des registres accumulateursle modificateur « L » n'est pas valable pour cette instruction« LSL » ou « ASR » requis« LSL » requis'MFC_RdTagMask' (canal 12) est uniquement disponible dans DD2.0 ou supérieur.les fanions « P », « N » ou « Z » ne peuvent être spécifié que lors d'une accumulationle décalage « ROR » n'est pas permis'SPU_RdEventMask' (canal 11) est uniquement disponible dans DD2.0 ou supérieur.« UXTW » n'est pas permis ici« UXTW » requis« [ » attendu« [ » attendu après la mnémonique PLD« [ » attendu après la mnémonique PLI« ] » attendu« || » après le prédicat« || » n'est pas suivi par une instruction« ||^ » sans SPMASK précédent« } » attendu à la fin du champ « option »(PC)+ imprévisible(Requiert %s; architecture requise est %s.)(att par défaut
(intel par défaut)
(défaut: no)
(défaut: yes)
(plt) est seulement valable dans des cibles de branchements(raison inconnue)*<abs8>-%s en conflit avec d'autres options d'architecture, lequel implique -%s-(PC) imprévisible-- chaîne non terminéel'option --absolute-literals n'est pas supportée dans cette configuration Xtensa--compress-debug-sections=%s n'est pas supportél'option --density est ignorée--fdpic			générer un fichier objet FDPIC
--generics est déprécié; utilisez plutôt --transform--gstabs n'est pas supporté pour ia64--hash-size requiert un argument numériquel'option --no-density est ignorée--no-generics est déprécié; utilisez plutôt --no-transform--no-relax est déprécié; utilisez plutôt --no-transform--no-underscore est invalide pour une format a.out--nops requiert un argument numérique--pic est invalide pour ce format d'objet--relax est déprécié; utilisez plutôt --transform-32                       créer un fichier objet de 32 bits
-64                       créer un fichier objet de 64 bits
-32			créer un fichier objet%s avec l'ABI o32
-64			créer un fichier objet%s avec l'ABI 64
-EL                       générer du code pour machine à octets de poids faible
-EB                       générer du code pour machine à octets de poids fort
--little-endian-data      générer du code pour machine ayant des instructions
                          à octets de poids fort et des données à octets de poids faible
-G ne peut pas être utilisé dans du code indépendant de la position-G ne peut être utilisé avec du code PIC SVR4-G ne peut pas être utilisé avec abicalls-G n         Place données <= n octets dans la zone des petites données
-G n'est pas supporté dans cette configuration-K PIC                  définir EF_PPC_RELOCATABLE_LIB dans les fanions ELF
-KPIC                     générer PIC
-V                        afficher la version de l'assembleur
-undeclared-regs          ignorer l'utilisation d'un registre global à l'application
                          sans la directive .register (par défaut)
-no-undeclared-regs       forcer les erreurs lors de l'utilisation d'un registre global
                          à l'application sans directive .register appropriée
--dcti-couples-detect     avertir lorsqu'un couple DCTI imprévisible est trouvé
-q                        ignoré
-Qy, -Qn                  ignoré
-s                        ignoré
-KPIC, -call_shared	générer du code SVR4 indépendant de la position
-call_nonpic		générer du code non-PIC qui peut fonctionner avec des DSO
-mvxworks-pic		générer du code VxWorks indépendant de la position
-non_shared		ne pas générer du code qui peut fonctionner avec des DSO
-xgot			supposer une GOT 32 bits
-mpdr, -mno-pdr		activer/désactiver la création de sections .pdr
-mshared, -mno-shared   désactiver/activer l'optimisation .cpload pour du
                        code (non partagé) indépendant de la position
-mabi=ABI		créer un fichier objet conforme à l'ABI pour:
-Qy, -Qn                ignorée
L'option -R n'est pas supportée pour cette cible.-TSO                      utiliser le Total Store Ordering
-PSO                      utiliser le Partial Store Ordering
-RMO                      utiliser le Relaxed Memory Ordering
-V                      afficher le numéro de la version de l'assembleur
-a32                    générer ELF32/XCOFF32
-a64                    générer ELF64/XCOFF64
-l                       utiliser 1 mot pour les références de symboles non définis [2 par défaut]
-pic, -k                 générer du code indépendant de la position
-S                       convertir jbsr en jsr
--pcrel                  ne jamais convertir les branchements relatifs au PC en sauts absolus
--register-prefix-optional
                         reconnaître les noms de registre sans caractère de préfixe
--bitwise-or             ne pas traiter « | » comme un caractère de commentaire
--base-size-default-16   registre de base sans taille est 16 bits
--base-size-default-32   registre de base sans taille est 32 bits (par défaut)
--disp-size-default-16   déplacement avec une taille inconnue est 16 bits
--disp-size-default-32   déplacement avec une taille inconnue est 32 bits (par défaut)
-m403                   générer du code pour PowerPC 403
-m405                   générer du code pour PowerPC 405
-m440                   générer du code pour PowerPC 440
-m464                   générer du code pour PowerPC 464
-m476                   générer du code pour PowerPC 476
-m601                   générer du code pour PowerPC 601
-m7400, -m7410, -m7450, -m7455
                        générer du code pour PowerPC 7400/7410/7450/7455
-m750cl, -mgekko, -mbroadway
                        générer du code pour PowerPC 750cl/Gekko/Broadway
-m821, -m850, -m860     générer du code pour PowerPC 821/850/860
-mCPU                   équivalent à -march=CPU -mtune=CPU. Déprécié.
-no-mCPU                ne pas générer de code spécifique au CPU.
                        Pour -mCPU et -no-mCPU, CPU doit être un des suivants:
-mPIC           Marquer le fichier généré comme utilisant du grand code indépendant de la position
-m[no-]%-16s active/désactive l'extension de l'architecture %s
-ma2                    générer du code pour l'architecture A2
-maltivec               générer duc ode pour AltiVec
-many                   générer du code pour n'importe quelle architecture (PWR/PWRX/PPC)
-march=%s n'est pas compatible avec l'ABI sélectionnée-march=<arch>		sélection l'architecture
-mcpu=<cpu>		sélectionne le cpu [%s par défaut]
-mbig, -mbig-endian, -be
                        générer du code pour une machine à octets de poids fort
-mbooke                 générer du code pour le PowerPC BookE 32 bits
-mcell                  générer du code pour l'architecture Cell Broadband Engine
-mcom                   générer du code pour les instructions communes Power/PowerPC
-mcpu est en conflit avec l'option -march, utilisation de -mcpu-mcpu est en conflit avec d'autres paramètres de modèle, utilisation de -mcpu-mcpu=<version CPU>       spécifier la version du CPU
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mcrc			générer des instructions CRC
-mno-crc		ne pas générer d'instruction CRC
-mdouble        Marque le fichier généré comme utilisant les instructions FP double précision
-mdsp                   générer des instructions DSP
-mno-dsp                ne pas générer d'instruction DSP
-mdspr2                 générer des instructions DSR R2
-mno-dspr2              ne pas générer d'instruction DSP R2
-mdspr3                 générer des instructions DSR R3
-mno-dspr3              ne pas générer d'instruction DSP R3
-mdword         Marquer le fichier comme utilisant un alignement de pile de 8 octets
-me <nom-de-fichier>      rediriger les erreurs vers le fichier
-me300                  générer du code pour la famille PowerPC e300
-me500, -me500x2        générer du code pour le core complex du Motorola e500
-me500mc,               générer du code pour le core complex du Freescale e500mc
-me500mc64,             générer du code pour le core complex du Freescale e500mc64
-me5500,                générer du code pour le core complex du Freescale e5500
-me6500,                générer du code pour le core complex du Freescale e6500
l'option -medsp est uniquement supportée par le ck803s, -medsp est ignorée-memb                   définir le bit PPC_EMB dans les fanions ELF
-merrors-to-file <nom-de-fichier>
-mfar-mode | -mf          utiliser un adressage étendu
-mfdpic         Assemble pour l'ABI FDPIC
-mfix-loongson2f-jump	correctif pour les instructions JUMP Loongson2F
-mfix-loongson2f-nop	correctif pour l'errata NOP Loongson2F
-mfix-loongson3-llsc	correctif pour l'errata Loongson3 LL/SC
-mno-fix-loongson3-llsc	désactiver le correctif pour l'errata Loongson3 LL/SC
-mfix-vr4120		correctif pour certains errata VR4120
-mfix-vr4130		correctif d'errata mflo/mfhi VR4130
-mfix-24k		insérer un nop après les instructions ERET et DERET
-mfix-cn63xxp1		correctif pour l'errata PREF CN63XXP1
-mfix-r5900		correctif pour l'errata de boucle courte du R5900
-mgp32			utiliser des GPR 32 bits, indépendamment de l'ISA choisi
-mfp32			utiliser des FPR 32 bits, indépendamment de l'ISA choisi
-msym32			supposer que tous les symboles ont des valeurs 32 bits
-O0			ne pas supprimer les NOP superflus, ne pas échanger les branchements
-O, -O1			supprimer les NOP superflus, ne pas échanger les branchements
-O2			supprimer les NOP superflus et échanger les branchements
--trap, --no-break	capturer les exceptions de division par 0 et les débordement de multiplication
--break, --no-trap	interrompt les exceptions de division par 0 et les débordement de multiplication
-mfix-loongson3-llsc	contourner l'errata du Loongson3 LL/SC
-mno-fix-loongson3-llsc	désactiver le contournement de l'errata du Loongson3 LL/SC, défaut
-mfix-loongson3-llsc	correctif pour l'errata du Loongson3 LL/SC, défaut
-mno-fix-loongson3-llsc	désactiver le correctif de l'errata du Loongson3 LL/SC
-mfpr-32        Marque le fichier généré comme n'utilisant que 32 FPR
-mfpr-64        Marque le fichier généré comme utilisant les 64 FPR
-mginv			générer des instructions Global INvalidate (GINV)
-mno-ginv		ne pas générer des instructions Global INvalidate (GINV)
-mgpr-32        Marque le fichier généré comme n'utilisant que 32 GPR
-mgpr-64        Marque le fichier généré comme utilisant les 64 GPR
-mhard-float		autoriser les instructions en virgule flottante
-msoft-float		ne pas autoriser les instructions en virgule flottante
-msingle-float		autoriser uniquement les opérations en virgule flottante 32 bits
-mdouble-float		autoriser les opérations en virgule flottante 32 bits et 64 bits
--[no-]construct-floats autorise [ou non] la construction de valeurs en virgule flottante
--[no-]relax-branch	autoriser [ou non] la relâche des sauts hors limite
--mignore-branch-isa	accepter les branches invalides qui requièrent un changement de mode ISA
-mno-ignore-branch-isa	rejeter les branches invalides qui requièrent un changement de mode ISA
-mnan=ENCODAGE		choisir une convention d'encodage NaN IEEE 754 parmi :
-minsn32		ne générer que des instructions microMIPS 32 bits
-mno-insn32		générer toutes les instruction microMIPS
-mips1                  générer des instructions MIPS ISA I
-mips2                  générer des instructions MIPS ISA II
-mips3                  générer des instructions MIPS ISA III
-mips4                  générer des instructions MIPS ISA IV
-mips5                  générer des instructions MIPS ISA V
-mips32                 générer des instructions MIPS32 ISA
-mips32r2               générer des instructions MIPS32 version 2 ISA
-mips32r3               générer des instructions MIPS32 version 3 ISA
-mips32r5               générer des instructions MIPS32 version 5 ISA
-mips32r6               générer des instructions MIPS32 version 6 ISA
-mips64                 générer des instructions MIPS64 ISA
-mips64r2               générer des instructions MIPS64 version 2 ISA
-mips64r3               générer des instructions MIPS64 version 3 ISA
-mips64r5               générer des instructions MIPS64 version 5 ISA
-mips64r6               générer des instructions MIPS64 version 6 ISA
-march=CPU/-mtune=CPU   générer du code/planification pour le CPU, où CPU prend être:
-mips16                 générer des instructions mips16
-no-mips16              ne pas générer d'instruction mips16
-mips16 ne peut être combiné avec -micromips-mlibrary-pic   Marquer le fichier généré comme utilisant du code indépendant de la position pour des librairies
-mlittle, -mlittle-endian, -le
                        générer du code pour une machine à octets de poids faibles
-mljump est ignorée pour les cl801/ck802-mloongson-cam		générer les instructions Loongson Content Address Memory (CAM)
-mno-loongson-cam	ne pas générer les instructions Loongson Content Address Memory
-mloongson-ext		générer les instructions Loongson EXTensions (EXT)
-mno-loongson-ext	ne pas générer les instructions Loongson EXTensions
-mloongson-ext2		générer les instructions Loongson EXTensions R2 (EXT2)
-mno-loongson-ext2	ne pas générer les instructions Loongson EXTensions R2
-mloongson-mmi		générer les instruction Loongson MultiMedia extensions Instructions (MMI)
-mno-loongson-mmi	ne pas générer les instructions Loongson MultiMedia extensions Instructions
-mmcu			générer des instructions MCU
-mno-mcu		ne pas générer d'instruction MCU
-mmedia         Marque le fichier généré comme utilisant les instructions media
-mmicromips		générer des instructions microMIPS
-mno-micromips	ne pas générer d'instruction microMIPS
-mmicromips ne peut être combiné avec -mips16-mmips16e2		générer des instructions MIPS16e2
-mno-mips16e2		ne pas générer d'instruction MIPS16e2
-mmsa			générer des instruction MSA
-mno-msa		ne pas générer d'instruction MSA
-mmt                    générer des instructions MT
-mno-mt                 ne pas générer d'instruction MT
-mmuladd        Marquer le fichier généré comme utilisant des instructions add/subtract multiples
-mno-dword      Marquer le fichier comme utilisant un alignement de pile de 4 octets
-mno-force2bsr est ignorée pour les ck801/ck802-mno-force2bsr est ignorée avec -mbranch-stub-mno-pack       Ne pas autoriser le compactage des instructions
-mno-regnames           Ne pas autoriser les noms symboliques pour les registres
-mno-solaris            ne pas générer de code pour Solaris
-mnopic         Désactive -mpic, -mPIC, -mlibrary-pic et -mfdpic
-mpack          Autorise le compactage des instructions
-mpic           Marquer le fichier généré comme utilisant du petit code indépendant de la position
-mpower4, -mpwr4        générer du code pour l'architecture Power4
-mpower5, -mpwr5, -mpwr5x
                        générer du code pour l'architecture Power5
-mpower6, -mpwr6        générer du code pour l'architecture Power6
-mpower7, -mpwr7        générer du code pour l'architecture Power7
-mpower8, -mpwr8        générer du code pour l'architecture Power8
-mpower9, -mpwr9        générer du code pour l'architecture Power9
-mppc, -mppc32, -m603, -m604
                        générer du code pour PowerPC 603/604
-mppc64, -m620          générer du code pour PowerPC 620/625/630
-mppc64bridge           générer du code pour PowerPC 64, y compris les insns bridge
-mpwr                   générer du code pour POWER (RIOS1)
-mpwrx, -mpwr2          générer du code pour POWER/2 (RIDS2)
-mregnames              Autoriser les noms symboliques pour les registres
-mrelocatable           support pour l'option -mrelocatble de GCC
-mrelocatable-lib       support pour l'option -mrelocatble-lib de GCC
-msmartmips             générer des instructions smartmips
-mno-smartmips          ne pas générer d'instruction smartmips
-msoft-float    Marque le fichier généré comme utilisant la virgule flottante logicielle
-msolaris               générer du code pour Solaris
-mspe                   générer du code pour les instructions Motorola SPE
-mspe2                  générer du code pour les instructions Freescale SPE2
-mtitan                 générer du code pour le core complex du AppliedMicro Titan
-mtomcat-debug Arrangements de débug pour tomcat
-mtomcat-stats Afficher les statistiques pour les arrangements pour tomcat
-mvirt			générer des instructions de virtualisation
-mno-virt		ne pas générer des instructions de virtualisation
-mvle                   générer du code pour les instructions Freescale VLE
-mvsx                   générer du code pour les instructions Vector-Scalar (VSX)
-mxpa			générer des instructions eXtended Physical Address (XPA)
-mno-xpa		ne pas générer d'instructions eXtended Physical Address (XPA)
-n32			créer un fichier objet%s avec l'ABI n32
-nops=num               si plus que num nops sont nécessaires pour un alignement, utiliser un branchement
-ppc476-workaround      avertir si émet des données vers des sections de code
-u                      ignorée
.%s en dehors de %s...longueur de .COMMon (%d.) < 0 ! Ignoré.longueur de .COMMon (%ld.) <0! Ignoré.longueur de .COMMon (%lu) hors limite, ignoré.EQU doit utiliser une étiquette.EXIT doit apparaître à l'intérieur d'une procédureExpression .REG doit être un registre.REG doit utiliser une étiquettelongueur .SCOMMon (%ld.) <0! Ignoré.l'expression .abiversion n'est pas évaluée en une constante.abort détecté.  Abandon..arch <arch> requiert une option --march=... correspondantele pseudo-op .asmfunc n'est disponible qu'avec le fanion -mccs..asmfunc répété..asmfunc sans fonction..attribute arch doit apparaître avant toute instruction.begin [no-]density est ignoréDirective .begin sans concordance de directive .endDirective .begin sans directive .ent précédenteDirective .begin sans directive .file précédentele littéral .begin est déprécié; utilisez plutôt .literal.begin/.bend dans différents segmentsla directive .bend nomme un symbole inconnuDirective .bend sans directive .ent précédenteDirective .bend sans directive .file précédentetaille .bss %d < 0 !taille .bss %ld < 0 !argument taille manquant dans .bss
alignement de .bundle_align_mode trop grand (%u au maximum).bundle_lock n'a pas de sens sans .bundle_align_modela séquence .bundle_lock est à %u octets mais la limite de .bundle_align_mode est %u octetsla séquence .bundle_lock occupe %u octets mais la taille du paquet est seulement %u octets.bundle_lock sans .bundle_unlock correspondant.bundle_unlock sans .bundle_lock précédent.callinfo n'est pas à l'intérieur de la définition de procédure.cfi_endproc sans directive correspondante .cfi_startproc.cfi_fde_data n'est pas supporté pour cette cible.cfi_fde_data sans .cfi_startproc correspondant.cfi_inline_lsda n'est pas supporté pour cette cible.cfi_inline_lsda invalide pour cette trame.cfi_inline_lsda vu pour une trame sans .cfi_lsda.cfi_lsda exige des arguments d'encodage et de symbole.cfi_personality exige des arguments d'encodage et de symbole.cfi_personality_id n'est pas supporté pour cette cibleil manque le langage et la version dans la directive .compileril manque la version dans la directive .compiler.cpload n'est pas dans la section « noreorder »le pseudo-op .def n'est disponible qu'avec le fanion -mccs..def pseudo opérateur utilisé à l'intérieur de .def/.endef: ignoré.pseudo-op .def utilisé en dehors de .def/.endef; ignoré.dim pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .dim utilisé en dehors de .def/.endef; ignoré.ef n'est pas précédé de .function.end [no-]density est ignoréDirective .end n'a pas de nomDirective .end manquante ou symbole inconnuDirective .end ne nomme pas le même symbole que .entdirective .end nomme un symbole inconnudirective .end sans directive .ent précédentedirective .end n'est pas précédée de la directive .ent.directive .end sans directive .file précédentedirective .end sans concordance avec une directive .ent.end n'est pas dans la section de textesymbole .end n'a pas de correspondance avec le symbole .entsymbole .end n'a pas de correspondance avec le symbole .ent..end%c n'est pas précédé de %s.end%s n'est pas précédé de .%sle pseudo-op .endasmfunc n'est disponible qu'avec le fanion -mccs..endasmfunc sans .asmfunc..endasmfunc sans fonction.pseudo-op .endef utilisé avant .def; ignoré.endef pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré..endfunc manquant pour la déclaration .func précédente.endfunc manquant pour la déclaration .proc précédenteLa directive .ent n'a pas de nomDirective .ent sans symboledirective .ent sans concordance avec une directive .end.ent ou .aent n'est pas dans la section texte.ent ou .aent n'est pas dans la section texte..err rencontrédirective .error invoquée dans le fichier source.es n'est pas précédé de .bs.fail %ld rencontrécompte .field « %d » hors limite (1 <= X <= 32)taille de .fill limitée à %d.fmask en dehors de .entdirective .fnend sans .fnstart.frame à l'extérieur de .ent.gnu_attribute %d,%d est incompatible avec « %s ».gnu_attribute %d,%d n'est plus supporté.gnu_attribute %d,%d n'est pas reconnu par l'ABI en virgule flottante.gnu_attribute %d,%d requiert « %s »Directive .handler sans nom.ifeqs erreur de syntaxe.incbin a un compte à zéro, « %s » est ignoréopérande .inst.n trop grand. Utilisez plutôt .inst.w.largecomm supporté uniquement en mode 64 bits, .comm produit.linkonce n'est pas supporté pour ce format de fichier objet.literal n'est pas permis à l'intérieur de la région .begin literal.literal_position à l'intérieur de la directive literal; ignoré.ln pseudo opérateur à l'intérieur de .def/.endef: ignoré..loc avant .file.loc à l'extérieur de .text.loc pseudo opérateur à l'intérieur de .def/.endef: ignoré.l'expression .localentry de « %s » n'est pas une constantel'expression .localentry de « %s » n'est pas une puissance de 2 valablepseudo-op .longcall a été vu en dehors d'une relaxationpseudo-op .longjump a été en dehors d'une relaxationdébordement de pile .machinedépassement négatif de la pile .machinedébordement de pile .machinemodedépassement négatif de la pile .machinemode.mask en dehors de .ent.mask/.fmask à l'extérieur de .ent.module n'est pas permis après la génération du code.module utilisé avec un symbole non reconnu : %s
Directive .name sans symboleDirective .name n'est pas dans la section .link.option pic%d n'est pas supportée.option pic%d n'est pas supportée en mode VxWorks PIC.option pop sans .option pushDirective .pdesc n'a pas de symbole d'entréeDirective .pdesc n'est pas dans la section .link.pdesc ne correspond pas au dernier .ent.pdesc a un mauvais symbole d'entrée.popsection sans .pushsection correspondant; ignoré.previous sans .section correspondante; ignoréle pseudo .profiler requiert au moins deux opérandes.directive .prologue sans directive .ent précédente.prologue à l'intérieur d'un prologue.ref à l'extérieur de .csectle pseudo-op .ref n'est disponible qu'avec le fanion -mccs..sblock peut uniquement être utilisé avec des sections initialisées.scl pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .scl utilisé en dehors de .def/.endef; ignoré.sect: nom de sous-section ignoré.set pop sans .set pushsyntaxe erronée pour .set
l'expression .size de %s n'est pas une constante.size pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .size utilisé en dehors de .def/.endef; ignoré.space compteur de répétition est négatif, ignoré.space compteur de répétition est zéro, ignoré.space spécifie une valeur non absolue.space, .nops ou .fill avec une valeur négative, ignorénombre de répétitions .space/.bes est négatif, ignorénombre de répétitions .space/.bes est zéro, ignoré.stab%c n'est pas supporté.stab%c: champ de description '%x' trop grand, essayez un format de débug différent.stab%c: ignore les autres champs non nuls.stab%c: virgule manquante.stab%c: chaîne manquante.stabx de la classe de stockage stsym doit être à l'intérieur de .bs/.es.syntax %s requiert  l'option « --no-underscore ».syntax %s requiert l'option « --underscore ».tag pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .tag utilisé en dehors de .def/.endef; ignoré.tag requiert une étiquette de structure.tag cible « %s » qui est indéfini.tc n'est pas dans la section .toc.tc sans étiquette.type pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .type utilisé en dehors de .def/.endef; ignoré.unwind_save ne supporte pas ce type de registre.usect: fanion d'alignement non nul ignoréDirective .usepv sans nomDirective .usepv sans type.uses ne réfère pas à un symbole local dans la même sectionpseudo-op .uses a été vu hors de la relaxationla cible .uses ne réfère pas à un symbole local dans la même sectionexpression .val est trop complexe.val pseudo opérateur utilisé à l'extérieur de .def/.endef: ignoré.pseudo-op .val utilisé en dehors de .def/.endef; ignoré.var ne peut être utilisé qu'avec une définition de macro.vframepsp n'a pas de sens, je suppose que c'est .vframesp qui était prévu.vliw n'est pas disponible quand VLIW est désactivé.directive .warning invoquée dans le fichier source.word %s-%s+%s n'avait pas la bonne tailletraitement de la table des cas .word a échoué: table trop grande0x%lx hors limite pour un déplacement signé de 32 bits0x%lx: « %s » type = %ld, classe = %d, segment = %d
registre scalaire SIMD 128 bits ou quadruple précision flottant attenduregistre scalaire SIMD 16 bits ou demi précision flottant attenduadresse 16 bits pas permise dans des instructions MPXexpression 16 bitsl'instruction 16 bits est désactivée: %s.saut de 16 bits hors limiteRéadressage 16 bits utilisé sur un opérande 8 bitsvaleur immédiate 3 bits hors limiteregistre scalaire SIMD 32 bits ou simple précision flottant attenduadresse 32 bits pas permise dans des instructions MPX 64 bits.Branchement conditionnel 32 bits a été générémode 32 bits pas supporté sur « %s »x86_64 32 bits est uniquement supporté avec ELFDéplacement 6 bits hors limitevaleur immédiate 6 bit hors limiteRéadressage 62 bits n'est pas encore implémentéregistre scalaire SIMD 64 bits ou double précision flottant attenduregistre entier 64 bits ou SP attendule registre src/dst de l'opérateur 64 bits doit être plus petit que 15mode 64 bits pas supporté sur « %s »68040 et 68851 spécifiés; instructions mmu peuvent être assemblées incorrectementregistre scalaire SIMD 8 bits attenduDéplacement 8 bits hors limitevaleur immédiate 8 bits hors limiteRéadressage 8 bits utilisé sur un opérande 16 bits: Valeur immédiate dans cbcond est hors limite.: L'instruction requiert que frs2 et frsd soient dans le même registre: l'opérande relatif au PC ne peut être une constante: l'opérande TLS ne peut être une constante: Il n'y a que 32 registres F; [0-31]: Il n'y a que 32 registres F simple précision; [0-31]: Il n'y a que 64 registres F; [0-63]: nombre asr doit être entre 0 et 31: immédiat crypto doit être entre 0 et 31: nom de registre ccr attendu : nom de registre pc attendu : nom de registre r0-r7 attendu: %asrN attendu: immédiat crypto attendu: opérande immédiat imm2 hors limites (0-3): expression ASI invalide: nom ASI invalide: numéro ASI invalide: nom cpreg invalide: masque d'expression membar invalide: masque de nom membar invalide: masque du numéro membar invalide: expression de fonction de prérecherche invalide: nom de fonction de prérecherche invalide: numéro de fonction de prérecherche invalide: mode siam invalide pour l'expression: numéro du mode siam invalide: opérande imm2 non immédiat: traitement de la macro, l'indicateur de l'opcode réel n'a pas été trouvé dans la table de hachage: registre d'état auxiliaire non reconnaissable: registre hyper privilégié non reconnaissable: registre privilégié non reconnaissable:b non permis; utilise par défaut :w:lower16: pas permis dans cette instruction: l'opérande a trop de bits:valeur opérande(%d) trop grande pour la contrainte:taille de contrainte de réadressage inconnu:upper16: pas permis dans cette instruction<nom abi>	  spécifie pour ABI <nom abi><abi>	          Spécifier une version d'abi
			  <abi> peut être v1, v2, v2fp, v2fpp<abi>	  assembler pour l'ABI virgule flottante <abi><abs><nom arch>	  Assembler pour l'architecture <nom arch>
			  <nom arch> peut être
			  v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s<nom arch>	  assembler pour l'architecture <nom arch><lignebase>	  Assembler pour la ligne de base <lignebase>
			  <lignebase> peut être v2, v3, v3m<nom cpu>	  assembler pour le CPU <nom cpu><nom dsp>	  assembler pour l'architecture DSP <nom dsp><nom fpu>	  assembler pour l'architecture FPU <nom fpu><freg>	  Spécifier la configuration FPU
			  <freg>
			  0:    registres  8 SP /  4 DP
			  1:    registres 16 SP /  8 DP
			  2:    registres 32 SP / 16 DP
			  3:    registres 32 SP / 32 DP<note de compilation gnu><imm8>,X<étiquette><mode>	  contrôle l'insertion implicite d'instructions IT<inconnu><ver>		  assembler pour la version eabi <ver>fanion ? de section ignoré quand G est présent@%s n'est pas un réadressage complexe.réadressage @%s n'est pas supporté dans le format de sortie %d bits@tls ne peut pas être utilisé avec les opérandes « %s »@tls ne peut pas être utilisé dans le dernier opérandeUn nombre grand/flottant ne peut pas être utilisé comme déplacement: 0x%lx utiliséUne instruction de saut avec un immédiat long est détectée à la fin de l'étiquette ZOL @%sune expression non-constante n'est pas permise iciUn paramètre nommé « %s » existe déjà pour la macro « %s »Un registre d'état ou un nom de bit d'état est requisA0.2,A0.3,A1.2,A1.3 requis pour un registre QUICKRoTAAARG -> réadressage de constante non traité: %dADD/SUB sp, sp #imminstruction de mode ADLADRADRL utilisé pour un symbole qui n'est pas défini dans le même fichierAR %d uniquement accessible par unité %cRegistre AR pas trouvé dans une référence indirecteOptions en assembleur spécifiques ARC:
registre ARM attendul'instruction fp16 scalaire du ARMv8.2 ne peut pas être conditionnelle, le comportement est IMPRÉVISIBLEExtension AUDIO ISAOptions assembleur AVR :
  -mmcu=[nom-avr] choisi la variante de microcontrôleur
                   [nom-avr] peut être :
                   avr1  - cœur AVR classique sans RAM données
                   avr2  - cœur AVR classique avec jusqu'à 8K de mémoire programme
                   avr25 - cœur AVR classique avec jusqu'à 8K de mémoire programme
                           plus l'instruction MOVW
                   avr3  - cœur AVR classique avec jusqu'à 64K de mémoire programme
                   avr31 - cœur AVR classique avec jusqu'à 128K de mémoire programme
                   avr35 - cœur AVR classique avec jusqu'à 64K de mémoire programme
                           plus l'instruction MOVW
                   avr4  - cœur AVR amélioré avec jusqu'à 8K de mémoire programme
                   avr5  - cœur AVR amélioré avec jusqu'à 64K de mémoire programme
                   avr51 - cœur AVR amélioré avec jusqu'à 128K de mémoire programme
                   avr6  - cœur AVR amélioré avec jusqu'à 256K de mémoire programme
                   avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM
                   avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible en RAM
                   avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM
                   avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM
                   avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM
                   avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM
                   avrtiny   - cœur AVR Tiny avec 16 registres gp
Abandon parce que la déclaration a "%s"Valeur absolue relative au PC dans le code de relaxation. Erreur d'assembleur.....Valeur absolue dans le code de relaxation. Erreur d'assembleur.....Accès à « %s » comme un objet de thread localAccès à la fonction « %s » comme un objet thread localAjout d'un symbole non résolu n'est pas sur une frontière de mot.Ajout d'un symbole non résolu n'est pas sur une frontière de mot.Mode d'adressage *+ARx n'est pas permis pour un mode d'adressage par registre « memory-mapped ». Comportement résultant est indéfini.Mode d'adressage *+ARx est en écriture seulement. Le résultat de la lecture est indéfini.Adresse de l'opérande immédiatMode d'adressage pas encore implémenté.Débordement du .word (%#lx) signé ajusté : instruction « switch » trop grande.A ajusté le débordement signé de .word (%ld): option -statement trop grande.Alignement (%lu) trop grand: 15 assumé.Alignement doit être une puissance de 2Alignement négatif: 0 assuméAlignement négatif: 0 est utilisé.Alignement trop grand: %d assuméAlignement trop grand: %d. assuméAlignement trop grand: %d. est utilisé.Options pour Alpha:
-32addr                 traiter les adresses comme des valeurs de 32 bits
-F                      manque de soutien des instructions en virgule flottante
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
                        spécifier la variante d'architecture Alpha
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m 21264a | -m21264b
                        ces variantes contiennent les opcodes PALcode
Une instruction IMM ne devrait pas être présente dans le fichier .sUne utilisation illégale d'une plage de délai est détectée à la fin de l'étiquette ZOL @%sUne valeur immédiate dans un opérande source est inappropriéeL'architecture ne concorde pas sur « %s %s ».Les variantes d'architecture sont:Argument de .vec_size devrait être 4 ou 16, actuel: %d.Argument de .vec_size n'est pas une constante.L'argument à .BLOCK/.BLOCKZ doit être compris entre 0 et 0x3fffffffArgument pour .even ignoréMessages de l'assembleur:
Au moins un argument PR attenduAu moins deux arguments PR attendusTentative de purger la macro inexistante « %s »Tentative de placer un symbole commun dans l'ensemble %sTentative de placer le symbole indéfini dans l'ensemble %sTentative de redéfinition de l'ensemble de registres « %s »Nom d'attribut pas reconnu: %sDécalage auto incrémenté/décrémenté « %ld » est hors limite.Registre auxiliaire AR0--AR7 requis pour l'indirectionMauvais MULImmédiat BALIGN n'est pas 0, 1, 2 ou 3 (%lu)BFD est désynchronisé avec GAS, type de section bien connu « %s » non traitéBSPEC déjà actif. Imbrication non supportée.BSPEC sans ESPEC.longueur BSS (%d) < 0 ignoréelongueur BSS (%d.) <0! Ignoré.Expression BYTE n'est pas un nombre purexpression BYTE n'est pas dans les bornes 0..255Directive .fmask erronéeDirective .frame erronée paramètre 1./2.Directive .frame erronée paramètre 3./4.Directive .mask erronéeMauvaise directive .section: nécessite a,s,w,x,M,S,G,T dans la chaîneVersion COFF erroné « %s »Version CPU erronée « %s »Mauvais registre RA (%d) pour .fnameRegistre de base erroné, utilise $%d.Appel erroné de MD_ATOF()Appel erroné à MD_NTOF()Appel erroné à md_atof ()Appel erroné à md_atof() - formats en virgule flottante ne sont pas supportésAppel erroné à md_atof()Construction erronée d'adressage indirect %sMauvais déplacement %d (exige 0--255)
Mauvaise expression @%s + %s.Table de opcode erronée, bris d'assemblage.opcode-table-option erroné, vérifiez dans le fichier ns32k-opcode.hMauvais opérandeOpérande invalide pour une instruction de chargement (load): « %s »Opérande erroné pour une instruction de stockage: « %s »Mauvais opérande pour le décalage constantMauvaise valeur de l'opérande: %sMauvaise liste de paramètres pour la macro « %s »Mauvais nom de registreMauvais nom de registre %sGamme de registre erronéeType de correctif de réadressage erroné (%d)Type de réadressage erroné: 0x%02xSegment erroné (devrait être absolu).Segment erroné dans l'expression.Numéro de séquence erroné: !%s!%sMauvaise *direction de décalageMauvais mode de décalageMauvaise tailleMauvais suffixe après « : » utilisez {b|w|d} où d est le choix par défautSuffixe erroné, utilise d par défautExpression d'adresse mal composéeRegistres « Banked » non disponibles pour cette architectureGrand nombre trop grandR2 à octets de poids fort n'est pas supporté.Un grand nombre n'est pas permis dans un littéral « short ». Mode immédiat assumé.Grand nombre trop grand pour le format %c; tronquéGrand nombre trop grand pour un « long »Champ de bits hors limiteLes deux arguments doivent être des symboles de substitutionÀ la fois the_insn.HI et the_insn.LO sont initialisés : %sCrochets incorrects dans le champ de l'opérandeBranchement sur une adresse non alignéeAssemblage cassé. Aucune tentative d'assemblage.Opcode erroné: « %s » « %s »
l'ABI C-SKY v1 (ck510/ck610) ne supporte pas -mbranch-stubOptions en assembleur C-SKY:
C0 - C15 attenduOptions de la ligne de commande spécifiques à C54x:
instruction CFI utilisée sans être précédé de .cfi_startprocCFI n'est pas supporté pour cette ciblerécupération de l'état CFI sans mémorisation précédentele mode CPU n'est pas supporté par la cibleVersion de CPU a déjà été initialiséCPU11: PC est la destination d'une instruction altérant SRCPU12: CMP/BIT avec une destination PC ignore l'instruction suivanteCPU13: SR est la destination d'une instruction altérant SRCPU19: Une instruction définissant CPUOFF doit être suivie d'un NOPCPU8: Pointeur de pile accédé via un décalage impaireOptions spécifiques CRIS:
symbole C_EFCN pour %s hors limiteAppel de gen_cond_branch_32 pour .arch common_v10_v32
Ne peut déplacer %d octets par réadressage%sNe peut faire un réadressage PIC relatif au PC de %d octetsNe peut faire un réadressage relatif au PC de %d octetsNe peut faire un réadressage de %d octets relatif au PC pour le stockage de type %dNe peut faire un réadressage PIC de %d octetsNe peut faire un réadressage de %d octetsNe peut faire un réadressage de %d octets pour le stockage de type %dNe peut trouver la correspondance de l'indice de relaxation. Ligne: %dNe peut représenter le réadressage %s dans ce format de fichier objetNe peut initialiser dlx_skip_hi16_flagNe peut ajouter le bit de stop pour marquer la fin du groupe d'instructionsNe peut changer les espace à l'intérieur d'une définition de procédure. IgnoréNe peut modifier des sous-espaces à l'intérieur de la définition d'une procédure. IgnoréNe peut traiter l'expression; utilise %ld par défautNe peut utiliser un nombre flottant en litteral « short »: mode immédiat utilisé.Ne peut trouver l'opcode à faire concorder avec les opérandesNe peut traiter O_big dans s390_exp_compareNe peut adresser par hachage %s: %sNe peut adresser par hachage « %s »: %s
Ne peut adresser par hachage l'instruction « %s »:%sNe peut rediriger stderr vers le fichier « %s »Ne peut relaxer la différenceNe peut relocaliser l'expressionNe peut initialiser la valeur GPNe peut initialiser les masques de registresLes branchements longs ne sont pas disponibles sur cette architectureNe peut découvrir la taille de l'opérande.
Ne peut allouer un descripteur unwind
Ne peut assembler l'instructionNe peut définir un symbole d'exportation: %s
Ne peut définir le symbole statique: %s
Ne peut exprimer le réadressage %s%d%sNe peut trouver le type de réadressage pour le symbole %s, code %dNe peut générer un type de réadressage pour le symbole %s, code %sNe peut traiter le correctifNe peut faire un réadressage %s relative au PCNe peut représenter le réadressage « %s » dans le fichier objetNe peut représenter l'exposant sur %d bitsNe peut représenter le type de réadressage %sPOPM ne peut être utilisé pour rétablir le registre SRUn registre spécial ne peut pas être utilisé avec cette instructionCasse valeur %ld inattendue à la ligne %d du fichier « %s »
Changement de version de CPU à la volée n'est pas supportéLe changement à la volée de la génération du processeur n'est pas supporté...Valeur GP choisie: %lx
Accolade fermante manquanteVirgule et symbole attendus pour « .asg CHAÎNE, SYMBOLE »Virgule et symbole attendus pour '.eval EXPR, SYMBOLE'Virgule attendueVirgule attendue
Virgule attendue après le nom de sectionLa valeur sur la ligne de commande écrase la directive « .cpu »Alignement négative du commun; 0 est assuméAlignement du commun n'est pas une puissance de 2Expression complexe pas supportéeOpérande cible LAPC compliqué n'est pas un multiple de deux. Utilisez LAPC.DCondition « %s » ne concorde pas avec le groupe précédentCondition « %s » utilise un accumulateur différent de la condition précédenteCondition <%c%c> dans la directive de contrôle structurée ne peut être encodée correctementExpression constante %d hors des limites [%d, %d].Conversion du BSR relatif au PC en un JSR absoluConversion du branchement relatif au PC en un saut absoluConversion du branchement conditionnel relatif au PC en un saut absoluConversion du déplacement relatif au PC en absoluCopyright © 2020 Free Software Foundation, Inc.
Ne peut initialiser l'architecture et la machineN'a pu initialiser l'architecture et la machineN'a pu générer les opcodes des instructions d'extensionCréation de sections avec .xdataN/.xrealN/.xstringZ est dépréciée.La section courante n'est pas initialisée, nom de section requis pour .clinkregistre D hors limite pour la version VFP choisieOptions D10V:
-O                      Optimiser.  Certaines opérations seront faites en parallèle.
--gstabs-packing        Empaqueter les instructions adjacentes short ensembles même
                        lorsque --gstabs est spécifié.  Activé par défaut.
--no-gstabs-packing     Si --gstabs est spécifié, ne pas empaqueter les instructions
                        adjacentes ensembles.
pointeur RAM DSP dans une unité incorrecteExtension DSPUtilisation simultanée de « f%d » et « f%d » est dangereuseCible par défaut « %s » n'est pas supportée.Branchement différé pas disponible sur SH1Syntaxe dépréciée.Accumulateur de destination pour chaque partie de l'instruction parallèle doit être différentRegistre de destination doit être ARnLe registre de destination doit être R0 ou R1Le registre de destination doit être R2 ou R3Des différences de symboles dans des sections différentes ne sont pas supportéesArguments différents trouvés pour .vec_size, précédent %d, actuel %dValeur directe de %ld n'est pas convenableDirective invalide à l'intérieur d'un paquetLa longueur de déplacement %s est ignorée !Déplacement trop grand pour :dValeur de déplacement %ld est trop grandeSupport des instructions de divisionsNe sait pas comment mesurer la largeur de %c dans md_assemble()Je ne sais pas comment gérer ce champ. %sJe ne sais pas comment relocaliser un opérande simple de type %sles instructions de produit scalaire ne peuvent pas être conditionnelles, le comportement est IMPRÉVISIBLEConditionnel %s dupliquéSigne égal (=) en double dans l'instructionPrédicat de registre en double ignoréPseudo opcode %s en double.Les constantes EBCDIC ne sont pas supportées.Débug ECOFF désactivé.ENDLOOP sans LOOP correspondantoptions spécifiques EPIPHANY de la ligne de commande:
ESPEC n'est pas précédé de BSPECArgument vide dans .endpArgument vide dans .procLe décompte des épilogues de %lu dépasse le nombre de prologues imbriqués (%u)Registres de destination parallèle égaux, un résultat sera abandonnéErreur %s dans %s
Erreur dans l'argument %d. Attendu: « %s »Erreur dans l'expressionErreur dans le traitement du réadressageErreur dans la syntaxe de la ligneErreur lors de l'initialisation des fanions de « %s »: %sErreur: Nombre pair requis. Arrondi à %dRegistre pair pas permis iciExécuter %s dans IU en ordre sériel inverse peut ne pas fonctionnerExécution de %s dans IU peut ne pas fonctionnerExécution de %s dans IU peut ne pas fonctionner lors d'une exécution en parallèleExécuter %s en ordre sériel inverse avec %s peut ne pas fonctionner« ( » attendu« ) » attendue« : » attendu« [ » attendu« ] » attenduVirgule attendue après la longueur du communVirgule attendue après le nomVirgule attendue après le nom « %s »Virgule attendue après un nom de symboleVirgule attendue après le nom de symbole: reste de la ligne ignoré.Expression immédiate attendueChaîne entre apostrophes attendueRegistre attendu. « %s » trouvé.Séparateur « = » attenduNombre simple attendu.« %c » attenduValeur constante attendueNom de registre attenduRegistre attendu.Un argument contenant une constante caractère est attenduVirgule attendue après le nom de l'errata du CPU, et non: %sOpérande attendu après « , »Opérande attendu après « , »; n'a rien trouvéOpérande attendu avant « , »; n'a rien trouvéRegistre D attendu en mode indexé indirect.Second argument attenduLes arrêts explicites sont ignorés en mode autoErreur d'expression pour le modificateur d'opérande %%hi/%%lo
L'expression à l'intérieur de %%%s n'a pu être analyséeExpression hors limite, utilise 0Expression trop complexe.Adressage étendu n'est pas supportée sur le CPU spécifié) superflueRebut superflu dans l'appel de fonction,  « ) » attenduRebut en trop sur la ligneFATAL: Attachement de l'en-tête du compilateur %sFIRST n'est pas supporté comme un argument pour .SUBSPACEbranchement FP dans une plage de délaibranchement FP précédé par une comparaison FP; NOP inséréFPA .unwind_save n'accepte pas une liste de registresregistre FPA attenduExtension FPU DPExtension FPU SPinstructions FPU fused-multiply-addParamètre FRAME doit être un multiple de 8: %d
Options spécifiques FRV de la ligne de commande:
Options FT32:
Échec lors de la création de la section de propriétés « %s »
N'a pu trouver un mode valable pour « %s ».impossible de trouver le début réel de la fonction: %s
Erreur fatale: Champ incorrectement aligné [%d] (%d).Champ hors limite [%d..%d] (%d).Fichier « %s » n'est pas dans le format d'archive macroPremier jeton invalide: « %s »Le 1er opcode est long.  Incapable de mélanger des instructions tel que spécifié.Le premier opérande de .%s doit être un prédicatLe premier opérande de .%s n'est pas un registreLe premier opérande de .%s n'est pas un registre valideLe premier opérande de .altrp n'est pas un registre de branchement valideLe premier opérande de .fframe doit être une constanteLe premier opérande de .prologue doit être une constante positive de 4 bitsLe premier opérande de .restore doit être le pointeur de pile (sp)Le premier opérande de .save n'est pas un registreLe premier opérande de .save n'est pas un registre valideLe premier opérande de .save.b doit être une constante positive de 5 bitsLe premier opérande de .save.g doit être une constante positive de 4 bitsLe premier opérande de .save.gf doit être une constante non négative de 4 bitsLe premier opérande de .unwabi doit être une constanteLe premier opérande de .vframe doit être un registre généralCorrigez la dépendance des données: %s %s -- %s %s (insérez %d nop!/%d)Corrigez la dépendance des données: %s %s -- %s %s (insérez 1 pflush/%d)Flottant AC illégal en tant que opérande entierNombre en virgule flottante pas valable dans l'expressionRegistre en virgule flottante est dans la liste de registresForcé le littéral « short » en mode immédiat. now_seg=%s to_seg=%sA forcé un déplacement d'octet« { » trouvée après un passage explicite en mode automatique« { » trouvé alors que le paquetage est déjà commencé« { » trouvé alors que le paquetage manuel est déjà activé« } » trouvée alors que le paquetage manuel est désactivé« } » trouvé en dehors du tout paquetage.Utilisation d'un nom de registre non canonique %s; utilise %s à la place.Options coprocesseur Freescale XGATE :
  -mshort                 utiliser l'ABI int de 16 bits (par défaut)
  -mlong                  utiliser l'ABI int de 32 bits
  -mshort-double          utiliser l'ABI double de 32 bits
  -mlong-double           utiliser l'ABI double de 64 bits (par défaut)
  --mxgate                spécifier la variante du processeur [%s par défaut]
  --print-insn-syntax     afficher la syntaxe de l'instruction en cas d'erreur
  --print-opcodes         afficher la liste des instructions avec la syntaxe
  --generate-example      générer un exemple de chaque instructionLa fonction espère deux argumentsle mode auto-détection de GAS et -march=all est déprécié pour MVE, veuillez utiliser une option -march ou -mcpu valideAssembleur GNU %s
Version de l'assembleur GNU %s (%s) utilisant la version BFD %s
la section GNU_MBIND n'est supportée que par les cibles GNU et FreeBSDGOT est déjà dans la table de symbolesGOT est déjà dans la table des symbolesmauvaise expression GOT avec %staille du prologue GP excède la taille du champ, utilise 0 à la placeexpression GREG trop complexeRebut à la fin de l'instructionRebut à la fin de l'instruction: « %s ».Échec de GAS, type de réadressage #%i
Échec de GAS, type de réadressage %s
Échec de GAS, valeur de réadressage %d
Les registres généraux ne peuvent pas être les mêmesRegistre général illégal en tant que opérande flottantLa section de groupe « %s » n'a pas de signature de groupeLes registres HI/LO devraient être spécifiés ensemblesLe registre HI/LO devraient être spécifiés sans registre additionnelCapacité matérielle « %s » pas activée pour « %s »ADD, MOV, CMP sur registre haut utilisant le PCADD, MOV, CMP, BX, BLX sur registre haut utilisant le PCJe n'ai pas besoin ni n'utilise de fichier temporaire « %s ».Je n'utilise pas de fichier inter-passe ! -V ignoréOptions IA-64:
  --mconstant-gp                indiquer que le fichier utilise le modèle de constantes GP
                                (initialiser le fanion d'en-tête ELF EF_IA_64_CONS_GP)
  --mauto-pic                   indiquer que le fichier utilise le modèle de constantes GP
                                sans les descripteurs de fonction (initialiser le fanion d'en-tête ELF
                                EF_IA_64_NOFUNCDESC_CONS_GP)
  -milp32|-milp64|-mlp64|-mp64  sélectionner le modèle de données (par défaut -mlp64)
  -mle | -mbe                   sélectionner le système à octet de poids faible ou fort (par défaut -mle)
  -mtune=[itanium1|itanium2]    ajuster pour un CPU spécifique (par défaut -mtune=itanium2)
  -munwind-check=[warning|error]
                                vérifie la directive unwind (par défaut -munwind-check=warning)
  -mint.b=[ok|warning|error]    vérifie hint.b (par défaut -mhint.b=error)
  -x | -xexplicit               activer la vérification des violations de dépendances
                                la vérification des violations de dépendances
options spécifiques IP2K de la ligne de commande:
Les blocs IT contenant des instructions Thumb 16 bits des classes suivantes sont dépréciés par performance avec ARMv8-A et ARMv8-R : %sLes blocs IT contenant des instructions Thumb 32 bits sont dépréciés par performance avec ARMv8-A et ARMv8-RLes blocs IT contenant plus d'une instruction conditionnelle sont dépréciés par performance dans ARMv8-A et ARMv8-RIT atterri dans la plage d'un bloc IT précédentL'instruction IU ne peut pas être laissée dans le conteneur de gaucheIgnore la tentative de redéfinition du symboleTentative ignorée de redéfinition du symbole « %s »Tentative ignorée de redéfinition du symbole « %s ».Ignore la tentative de déborder au delà de la fin de la régionIgnore les changements des attributs de section pour %sDéclaration ignorée en raison de « %s »Registre du processeur 32 bits illégal (« %s ») dans l'instruction: « %s »Registre AR illégal dans une référence indirecteÉchelle illégale - « %d »Paramètre « cinv » illégal: « %c »Opérande « mask16 » illégal, l'opération est non définie - « %s »Registre coprocesseur illégal dans l'instruction « %s »Registre coprocesseur spécial illégal dans l'instruction « %s »Combinaison illégale de fonctions de réadressageInstruction émulée illégalePaire de registres d'index illégale (« %s ») dans l'instruction: « %s »Instruction illégale ou opcode non implémenté.Opérande illégal (arg %d)Séparateur d'opérande « %c » illégalOpérande illégal.Opérandes illégauxOpérandes illégaux (espaces): « %s »Opérande %s illégalOpérandes illégaux: %%%s ne peut être utilisés seulement avec call __tls_get_addrOpérandes illégaux: %%%s ne peut être utilisé ensemble avec d'autres réadressages dans insn ()Opérandes illégaux: %%%s requiert des arguments dans ()Opérandes illégaux: %%r_%s%d requiert des arguments dans ()Opérandes illégaux: %%r_plt dans %d-octet de champ de donnéesOpérandes illégaux: %%r_tls_dtpoff dans %d-octet du champ de donnéesOpérandes illégaux: %%tls_ldo dans un champ de données de %d octetsOpérandes illégaux: %%tls_ldo requiert des arguments dans ()Opérandes illégaux: ne peut ajouter des expressions qui ne sont pas des constantes à %%%s()Opérandes illégaux: ne peut faire de l'arithmétique impliquant %%%s() d'un symbole relocalisableOpérandes illégaux: ne peut faire de l'arithmétique autre que + et - impliquant %%%s()Opérandes illégaux: seulement %%r_%s%d permis dans %d-octets de champ de donnéesOpérandes illégaux: rebuts après %%r_%s%d()Opérandes illégaux: rebut après %%tls_ldo()Registre processeur illégal (« %s ») dans l'instruction: « %s »Registre illégal (« %s ») dans l'instruction: « %s »Registre illégal (« %s ») dans l'instruction: « %s »Registre illégal « %s » dans l'instruction « %s »Registre « %s » illégal dans la liste des registres copRegistre « %s » illégal dans la liste des registres cop spéciauxRegistre illégal « %s » dans l'instruction « %s »Registre « %s » illégal dans la liste des registresRegistre « %s » illégal dans la liste des registres utilisateursPaire de registres inconnue (« %s ») dans l'instruction: « %s »Paire de registres illégale « %s » dans l'instruction « %s »Nom de section illégal « %s » (provoque une collision des noms des sections unwind)Type d'opérande illégal (arg %d)L'opérande immédiat %ld est inapproprié pour la taille de l'instructionL'opérande immédiat n'est pas permis pour l'opérande %d.La valeur immédiate %ld est hors limite pour l'instruction %sValeur immédiate %ld est trop grandeValeur immédiate pour mbar > 32. Utilise <valeur %% 32>Valeur immédiate n'est pas dans les bornes de 16 bits: %ldValeur immédiate n'est pas dans les bornes signées de 16 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 16 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 4 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 5 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 6 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 6 bits: %ldValeur immédiate n'est pas dans les bornes de 8 bits: %ldValeur immédiate n'est pas dans les bornes signées de 8 bits: %ldValeur immédiate n'est pas dans les bornes non signées de 8 bits: %ldValeur immédiate de %ld est trop grandeValeur immédiate de %ld est trop grande pour ldfLes valeurs immédiates %d et %d vont donner lieu à un comportement indéfini.Adresse CSR inopportune (%lu)Immédiat CSRxI inopportun (%lu)Nombre de décalages erroné (%lu)Utilisation inappropriée de OP1_IMM_IMPLIEDUtilisation inappropriée de OP1_MUST_BE_IMMPremier et second opérande incompatibles dans l'instructionValeur fr_opcode incorrecte dans frag. Erreur interne.....Nombre d'opérandes incorrectNombre d'opérandes incorrectSyntaxe incorrecte, %s.Valeur d'incrémentation/décrémentation est hors limite: « %ld ».L'index peut uniquement être appliqué aux registres rotatifs ou indirectsL'index doit être un registre généralL'index un doit être [2,3] et l'index deux doit être deux plus petit que l'index un.Index hors de la gamme 0..%uRegistre d'index IR0,IR1 requis pour un déplacementMode indexé indirect n'est pas permis pour movb/movw.L'adressage indirect indexé n'est pas valide pour 68HC11.L'index du registre indirect doit être un registre généralBoucle infinie rencontrée lors du calcul des adresses des symboles de la section %sLes nombres infinis ne sont pas supportés par cette cibleInfo: Le .body initial doit précéder toute instructionLe .prologue initial doit précéder toute instructionL'insertion de « %s » dans la table des types d'adresses a échoué: %sInsertion de « %s » dans la table de hachage des constantes a échoué: %sInsertion de « %s » dans la table d'indices a échoué: %sL'insertion de « %s » dans la table des registres a échoué: %sInsertion de « %s » dans la table de structure a échoué: %sL'insn %s a une instruction de saut/branchement %s dans sa plage de délai.L'insn %s a une instruction %s avec limm dans sa plage de délai.Emplacement Insn pas mis dans l'enregistrement unwind.Instruction %s n'est pas permise dans la plage de délai.L'instruction « %s » n'est pas supportée dans la ligne de base.L'instruction %s requiert une expression absolueL'instruction « %s » requiert une version LP de CPUL'instruction « %s » requiert une mode d'adressage éloignéInstruction « %s » n'est pas reconnue.L'instruction ne s'insère pas dans les positions de délais disponibles (insn %d-mots, %d position restante)L'instruction ne s'insère pas dans les positions de délais disponibles (insn %d-mots, %d positions restantes)L'instruction ne s'insère pas dans les positions de délai disponibles (insn %d-mots, %d position restante). Le comportement résultant est indéfini.L'instruction ne s'insère pas dans les positions de délai disponibles (insn %d-mots, %d positions restantes). Le comportement résultant est indéfini.L'instruction ne supporte par les adresses =NForme d'instruction pas supportée par cette architecture.Formats d'instruction pour « %s »:Instruction dans le conteneur R est écrasée par une instruction de contrôle de flux du conteneur L.L'instruction doit être exécutée en parallèleL'instruction doit être exécutée en parallèle avec une autre.Instruction pas permise sur cette architectureInstruction pas supportée par cette architectureL'instruction utilise une version avec long, aussi elle ne peut être mélangée tel que spécifiéLes instructions n'utilisent pas de pipelines parallèles durant l'exécution.Les instructions ne peuvent pas être exécutées en parallèleLes instructions partagent le même pipeline durant l'exécutionLes instructions utilisant des modificateurs de décalage long ou des adresses absolues ne sont pas répétables. Comportement résultant est indéfini.Les instructions qui causent une discontinuité du PC ne sont pas permises dans une plage de délai.
Comportement résultant est indéfini.Intel K1OM supporte uniquement ELF 64 bitsLe K10M d'Intel est 64 bits uniquementIntel L1OM supporte uniquement ELF 64 bitsLe L10M d'Intel est 64 bits uniquementLe MCU Intel ne supporte pas l'architecture « %s »Intel MCU supporte uniquement ELF 32 bitsLe MCU d'Intel est 32 bits uniquementErreur interne: ne peut adresser par hachage %s: %sErreur interne: ne peut repérer %s dans la table de hachageErreur interne: ne peut adresser par hachage %s: %sErreur interne d'assembleur pour l'instruction %sErreur interne d'assembleur pour le format d'instruction %sProblème interne. Essayer d'utiliser 0(r%d) au lieu de @r%dErreur de consistance interne. Vérifier ns32k-opcode.hErreur interne (%s).
Erreur interne à %s:%d.
Erreur interne découverte dans md_convert_frag: offset %ld. Merci de rapporter ceci.Erreur interne dans %s à %s:%d.
Erreur interne: la CLÉ de .relax_hint n'est pas un nombre !Erreur interne: ne peut adresser par hachage %s: %sErreur interne: Erreur de plage. %sErreur interne: Erreur d'indice de relaxation (%s). %s: %s (%x)Erreur interne: incapable de repérer l'espace contenant pour %s.Erreur interne: Type de correctif %d inconnu (« %s »)Erreur interne: ne peut trouver l'opcode « %s » pour « %s »
Erreur interne: ne peut adresser par hachage « %s »: %s
Erreur interne: je ne sais pas comment forcer %s à la fin du groupe d'instructionsErreur interne: perte du opcode « %s » « %s »
Erreur de logique interne dans iif.iifP[].typeErreur de logique interne dans iif.iifP[n].typeErreur de logique interne. Ligne %d, fichier: « %s »Erreur de logique interne. ligne %d, fichier « %s »Option --compress-debug-sections invalide: « %s »Option --elf-stt-common= invalide: « %s »Option --gdwarf-cie-version « %s » invalideOption --generate-missing-build-notes invalide: « %s »Option --size-check= invalide: « %s »Argument .CALL invalide: %sArgument à .CALLINFO invalide: %sArgument .SPACE invalideargument .SUBSPACE invalideFormat .insn invalide
Condition d'addition invalide: %sCondition d'addition et de branchement invalideBranchement invalide sur la condition de bit: %cIdentificateur COPR invalideValeur de l'opérande CST4 invalide (arg %d)Condition comparaison et de branchement invalideCondition comparaison/soustraction invalideCondition comparaison/soustraction invalide: %sValeur de l'opérande DISPU4 invalide (arg %d)Condition de comparaison FP invalide: %sFormat d'opérande FP invalide: %3sComplèteur FTEST invalide: %sFormat d'opérande en virgule flottante invalide.Syntaxe de complèteur de chargement indexé invalide.Complèteur de chargement indexé invalide.Condition d'instruction logique invalide.Nullification invalide: (%c)Expresion PIC invalideIdentificateur SFU invalideCondition décalage/extraction/dépôt invalide.Complèteur Load/Store courts invalide.Complèteur Store Bytes Short invalideCondition d'instruction unaire (Unit) invalide.Registre accumulateur invalide.argument invalide %d pour .prologueDescription invalide de l'argument: %dPosition d'argument invalide: %s
Argument invalide à l'option --isa: %sArgument invalide à l'option --match: %sRegistre auxiliaire invalide (utiliser AR0-AR7)Caractère %s invalide avant l'opérande %sCaractère %s invalide dans l'opérande %sCaractère %s invalide dans l'opcodeCombinaison invalide d'instructions dans le paquet.Opérande constant %s invalideArchitecture par défaut invalide, bris d'assemblage.Registre de destination invalide pour cette instruction, utiliser « tfr ».Registre de destination invalide.Directive invalideDéplacement invalide dans une référence indirecteSyntaxe dmad invalide « %s »Utilisation redondante de « %c%d » n'est pas permiseExpression invalide après # numéro
Expression invalide après %%%%
Expression invalideSélecteur de champ invalide. F%% assumé.Taille de champ invalide, doit être entre 1 et 32 inclus.Nombre en virgule flottante invalideOpérande d'écriture immédiat invalide.Mode indexé indirect invalide.Registre d'index invalide, registre X attendu.Registre d'index invalide, registre Y attendu.Registre indexé invalide.Mode d'adressage indirect invalideDéplacement %d invalide pour le mode d'adressage indirectInstruction %s erronéeInstruction invalide: « %s »Étiquette invalide « %s »Complèteur de combinaisons left/right invalideLongueur invalide (utilisez 0 à %d)Mnémonique invalide « %s »Mode invalide: %s
Nombre invalideValeur de décalage invalide pour %sOpcode/opérande invalideOpérande invalide (s) pour une instruction parallèle « %s »Opérande invalide (utilisez 1, 2, ou 3)Opérande invalide pour « %s »Opérande invalide pour le décalage registreOpérande invalide: valeur immédiate utilisée comme adresse.Opérande invalide: valeur immédiate utilisée comme adresse de base.Opérandes invalidesOpérandes invalides %sOpérandes invalides pour %sOpération invalide sur le symboleOpérateur invalide pour l'opérande.Mode d'adresse invalide ou illégal combiné avec un index-échelleRéadressage relatif du PC invalideComplèteur de permutations invalideType d'enregistrement invalide pour le format P3.Type d'enregistrement invalide pour le format B1.Type d'enregistrement invalide pour le format P6.Type d'enregistrement invalide pour le format X1.Type d'enregistrement invalide pour le format X3.Registre invalide pour un instruction dbcc/tbcc.Registre invalide pour un post/pré incrémentation.Registre invalide pour l'opération de post décrémentationRegistre invalide pour l'opération de pré décrémentationRegistre invalide pour l'opération de pré incrémentationRegistre invalide pour la simple précision fmpyadd ou fmpysubRegistre invalide dans la liste des registresListe de registres invalide pour ldm/stm
Numéro de registre invalide à « %.6s »Spécification de registre invalide.Registre invalide.Registre invalide: « r%d »Registre invalide: r0 et r15 illégauxMode indexé-échelle invalide, utilisez b, w, d ou qUtilisation simultanée de « f%d » et « f%d » n'est pas permiseRegistre source invalide pour cette instruction, utiliser « tfr ».Registre source invalide.Registre d'état invalide « %s »Indice invalide (utilisez 1 à %d)Suffixe invalide pour le bassin d'entrées littéralesSyntaxe invalide en mode d'adressage externeSyntaxe invalide dans le mode d'adressage relatif en mémoireSyntaxe invalide en mode d'adressage relatif au PCUtilisation invalide de « %c%d » en tant que opérande de sortieUtilisation invalide de « r%d » en tant opérande de mise à jour de base de l'adresseUtilisation invalide de l'opérateur de parallélisation.Valeur de largeur invalide pour %sJALX vers un symbole dans le même mode ISAInstruction de saut/branchement détectée à la fin de l'étiquette ZOL @%sRebus après « } » : « %s »Rebut à la fin de la ligne, %s.Instruction noyau détectée à la fin de l'étiquette ZOL @%sNoms MCU connus :l'instruction LDP a besoin d'un opérande 24 bitsexpression LOC avec pas arrière n'est pas supportéeLOC vers une section inconnue ou indéterminée lors de la première passeLR et PC ne devraient pas être tous les deux dans la liste des registresÉtiquette "$%d" redéfinieL'étiquette « %s » correspond à un nom de registre du processeurL'étiquette doit être la première dans un paquetÉtiquette requise pour .tagSigne plus pas permis au début d'une instruction coreLongueur de .comm « %s » est déjà %ld. N'a pas été changé en %d.Longueur de .comm « %s » est déjà %ld. N'a pas été changé pour %ld.Longueur de .lcomm « %s » est déjà %ld. N'a pas été changé à %ld.Longueur de .scomm « %s » est déjà %ld. N'a pas été changé à %ld.Spécification de longueur ignorée. Mode d'adressage 9F utiliséLigne %d: type de réadressage inconnu: 0x%x.Les numéros de lignes doivent être des entiers positifs
Chargements littérauxLes instructions longues ne peuvent pas être combinées.Bits du bas tronqué dans l'opérande flottant immédiatopcode spécifique M340 utilisé lors de l'assemblage pour M210Options spécifiques MCORE:
  -{no-}jsri2bsr	   {dé}sactiver la conversion jsri en bsr (par défaut: no)
  -{no-}sifilter	   {dé}sactiver le comportement du filtre de silicon (par défaut: no)
  -cpu=[210|340]     sélectionner le type de CPU
  -EB                assembler pour un système à octets de poids fort (par défaut)
  -EL                assembler pour un système à octets de poids faible
l'option MCU requiert un nom
la valeur MDRD doit être entre 1 et 8Appel PIC MIPS à un registre autre que $25Options MIPS:
-EB                     générer du code pour système à octets de poids fort
-EL                     générer du code pour système à octets de poids faible
-g, -g2                 ne pas enlever les NOP inutiles ou les branchements de commutation (swap)
-G NOMBRE               permettre la référence des objets jusqu'à NOMBRE d'octets
                        implicitement avec le registre GP [par défaut 8]
Options MN10200:
aucune pour l'instant
Options assembleur MN10300:
aucune pour l'instant
pseudo-op MRI de style ORG n'est pas supportéOptions MSP430 :
  -mmcu=<nom-msp430>      - sélectionner le type de microcontrôleur
  -mcpu={430|430x|430xv2} - sélectionner l'architecture du microcontrôleur
Options spécifiques de la ligne de commande MT:
L'instruction MU ne peut pas être dans le conteneur de droiteregistre vectoriel MVE ou registre ARM attenduregistre vectoriel MVE Q[0..7] attenduregistre vectoriel MVE attenduregistre vectoriel MVE dans la plage [Q0..Q7] attenduLa macro %s n'est pas encore implémentéeMacro « %s » a déjà été définieL'imbrication des macros est trop profonderegistre Maverick DSPSC attenduregistre Maverick MVAX attenduregistre Maverick MVD attenduregistre Maverick MVDX attenduregistre Maverick MVF attenduregistre Maverick MVFX attenduAu plus %d bits peuvent être mis dans l'opérande « mask16 »Options en ligne de commande spécifiques MeP:
  -EB                      assembler pour un système à poids fort
  -EL                      assembler pour un système à poids faible (défaut)
  -mconfig=<nom>           spécifier une configuration de puce à utiliser
  -maverage -mno-average -mmult -mno-mult -mdiv -mno-div
  -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
  -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
                           active/désactive les opcodes données

  Si -mconfig est donné, les autres options -m le modifie.  Autrement,
  si aucune option -m n'est spécifiée, tous les opcodes centraux sont activés;
  toutes les options -m positives données sont les seules activées;
  toutes les options -m négatives données sont les seules désactivées;
Registre de projection mémoire « %s » hors limiteInstructions 16 bits diverses.entry mal positionné. Ignoré.« ( » manquante après la fonction de substitution de symbole« ) » manquante« ) » manquant dans l'expression de symbole de substitution indicée« , » manquante« } » manquante à la fin du fichier« } » manquante : « %s ») manquante) manquant dans ra(rb).EXIT manquant pour un .ENTRY.callinfo manquant.callinfo manquant pour cette procédure.callinfo manquant..endp manquant après la déclaration .proc précédente.exit manquant
.label_state %ld manquant.procend manquant
Branchement manquant sur la condition de bit« ] » manquant pour compléter le mode indexé-indirect.« ] » manquant pour fermer l'opérande de registre indirect.Arguments manquants pour l'opcode « %s ».Terminateur de substitution forcée manquant « : »Nom de fonction manquant pour .PROCNom de fonction manquant pour .PROC (chaîne d'étiquette corrompue)Nom d'étiquette manquant pour .LABELNom de macro manquantCrochets pairés manquantes: « %s »Opérande manquantOpérande manquant.qualificateur de paramètre manquant pour « %s » dans la macro « %s »Type de relation de prédicat manquantSecond registre manquant pour le mode indexé-indirect.Second registre ou décalage pour le mode indexé-indirect manquant.Nom de section manquantArgument pour la taille est manquantNom de symbole manquant dans la directiveValeur manquante pour le paramètre requis « %s » de la macro « %s »Mélange d'adressages normal et étendu n'est pas supportéMélange des syntaxes de registres avec et sans « $ ».Plus d'un registre AR trouvé dans une référence indirectePlus d'un déplacement trouvé dans une référence indirectePlus d'un opérateur de réadressage par insnOptions Motorola 68HC11/68HC12/68HCS12:
  -m68hc11 | -m68hc12 |
  -m68hcs12 | -mm9s12x |
  -mm9s12xg               spécifier le processeur [par défaut %s]
  -mshort                 utiliser l'ABI int de 16 bits (par défaut)
  -mlong                  utiliser l'ABI int de 32 bits
  -mshort-double          utiliser l'ABI double de 32 bits
  -mlong-double           utiliser l'ABI double de 64 bits (par défaut)
  --force-long-branches   toujours convertir les branchements relatifs en absolus
  -S,--short-branches     ne pas convertir les branchements relatifs en absolus
                          lorsque le décalage est hors limite
  --strict-direct-mode    ne pas convertir le mode direct en mode étendu
                          lorsque l'instruction ne supporte pas le mode direct
  --print-insn-syntax     afficher la syntaxe de l'instruction en cas d'erreur
  --print-opcodes         afficher la liste des instruction avec la syntaxe
  --xgate-ramoffset       décale les adresses RAM de 0xc000
  --generate-example      générer un exemple de chaque instruction
                          (utiliser en mode test)
Plusieurs directives .cpu rencontréesDes motifs BFD_RELOC_NDS32_PTR_RESOLVED multiples ne sont pas encore supportés !Support des instructions de multiplicationsDoit être dans un espace avant de changer ou déclarer des sous-espaces.
Options NS32K:
-m32032 | -m32532          sélectionner la variante d'architecture NS32K
--disp-size-default=<1|2|4>
NaNs ne sont pas supportés par cette cibleNom    # Modes  Min ops  Max ops  Modes masq. # Utilisé
Nan, utilise zéro.A besoin de #1 ou #2 iciregistre Neon en double ou quadruple précision attenduregistre Neon en quadruple précision attenduRegistre Neon en simple ou double précision attenduProcédure imbriquéesAucun !literal!%ld n'a été retrouvéAucun !tlsgd!%ld n'a été trouvéAucun !tlsldm!%ld n'a été trouvéPas de .ENTRY pour ce .EXITPas d'addende autorisé dans le réadressage @fptr()Pas de virgule après .pdesc <entryname>N'est pas compilé pour le support de format de fichier objet de %d bitsPas de cadre actifPas d'instruction trouvéePas d'instruction ou opcode manquant.Aucun lda !gpdisp!%ld n'a été trouvéAucun ldah !gpdisp!%ld n'a été trouvéPas d'opérateurPas d'opérande de réadressagePas de telle entrée dans la liste. (registre cpu/mmu)Pas de tel opcodePas de symbole après .code_addressPas de symbole après .linkagePas d'opérande de réadressage d'étiquette valableSymbole non absolu: « %s ».Symboles non constant pas permis
Symbole non global « %s » ne peut être une weak_definition.Pas une architecture coldfire définiePas un type de fonctionPas une expression symboliquePas assez d'opérandesN'est pas dans un espace.
N'est pas dans un sous-espace.
L'instruction %s n'est pas supportée en mot pour mot.Le nombre d'éléments doit être positifNombre trop grandOpérande immédiate OPF est hors limite (0-0x1ff)Registre numéroté impair utilisé comme cible d'une instruction à registres multiplesRegistre impair pas permis iciLe décalage est hors de la plage 15 bitsDécalage sur des structures imbriqués est ignoréDécalage hors des limites 16 bits pour movw/movb: %ldDécalage hors limite en 16 bits: %ldDécalage hors des limites 5 bits pour movw/movb: %ldDécalage hors limite en 5 bits pour movw/movb: %ld.Décalage hors des limites 9 bits pour movw/movb: %ldUne de ces instructions ne peut pas être exécutée en parallèleSeuls des offsets constants sont supportésSeules les allocations à taille constante sont supportéesUn seul pseudo opérateur .compiler par fichier !Un seul pseudo opérateur .copyright par fichier !Un seul pseudo opérateur .version par fichier !Seulement une comparaison conditionnelle est permiseSeulement un débordement conditionnel est permisSeul le premier chemin où le conflit est rencontré est rapportéOpcode %s pas disponible dans ce modeOpcode « %s » n'est pas reconnu.Opcode « %s » avec ces types d'opérandes ne sont pas disponibles en mode %sOpcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300Opcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300HOpcode « %s » avec ces types d'opérandes n'est pas disponible en mode H8/300SOpcode(%d.%s): Opérande « %s » est hors limite (utilisez 1 ou 2)L'opérande %d de .%s doit être une constanteL'opérande %d de .%s doit être un registre préservéL'opérande %d de .%s doit être un registre avec accès en écritureL'opérande %u de « %s » devrait être %sOpérande « %s » est hors limite (%d <= x <= %d)Opérande « %x » n'est pas reconnu dans fixup16.Opérande « %x » n'est pas reconnu dans le fixup8.L'opérande a un déplacement impair (arg %d)L'opérande n'est pas une constante. « %s »Opérandes ne concordent pasL'opérande de .vframe contredit le .prologueOpérande hors limite en 16 bits: « %ld ».Opérande hors limite en 8 bits: « %ld ».Opérande hors limite (arg %d)Opérande hors limite pour un branchement relatif: « %ld »Opérande hors limite, %s.L'opérande de .copy_state doit être une constanteL'opérande de .label_state doit être une constanteL'opérande de .save.f doit être une constante positive de 20 bitsL'opérande de .spill doit être une constanteL'opérande de .vframesp doit être une constante (offset relatif à sp)La valeur de l'opérande n'est pas dans les 64 ko supérieurs (arg %d)Les opérandes de .save.gf ne peuvent pas être tous les deux à zéroL'opérateur peut uniquement être appliqué à des symboles.Option -b est dépréciée, veuillez utiliser -mbigOption -p est dépréciée, veuillez utiliser -mmemparmOption -r est dépréciée, veuillez utiliser -mregparmOption -s est dépréciée, veuillez utiliser -msmallL'option « %s » n'est pas reconnue.Options:
  -a[sous-option...]	  activer l'affichage
                      	  Sous-options [par défaut hls]:
                      	  c      omettre les faux conditionnels
                      	  d      omettre les directives de débug
                      	  g      inclure les informations générales
                      	  h      inclure les sources de haut niveau
                      	  l      inclure l'assembleur
                      	  m      inclure l'expansion de macros
                      	  n      omettre le traitement des formulaires (forms)
                      	  s      inclure les symboles
                      	  =FICHIER  les lister dans le FICHIER (doit être la dernière sous-option)
La gestion des offsets .word hors limite n'est pas implémentée pour .arch common_v10_v32Débordement dans l'expression, tronquée à 16 bitsDébordement dans l'expression, tronquée à 8 bitsÉcrasement de Tag_ARC_ABI_rf16 défini explicitement avec le registre fichier completÉcrasement de Tag_ARC_CPU_base défini explicitementPC pas permis dans la liste des registresla partie PC de l'opérande est imprévisibleBranchement relatif au PC vers le label %s qui n'est pas dans l'espace des instructionsréadressage relatif au PC pas permis pour le type (interne) %dPC utilisé comme argument de RPTPC, CT, TR et TT sont traités comme si ils étaient une unité unique mais les opérandes doivent être dans des unités différentesadresse relative au PC hors limiteaccès relatif au PC vers une adresse mal alignée (%lx)accès relatif au PC en utilisant un décalage mal aligné (%lx)accès relatif au PC en utilisant un symbole mal alignée (%lx)offset relatif au PC n'est pas aligné sur 4 octetssaut relatif au PC hors limiteréférence relative au PC vers une section différenteréadressage relatif au PC doit être résolu de manière trivialeDébordement du décalage du code PIC (max 16 bits signés)Débordement du décalage du code PIC (max 32 bits signés)la taille de réadressage PIC ne concorde pas avec la taille de l'opérandeOptions PJ:
-little            générer du code pour système à octets de poids faible
-big               générer du code pour système à octets de poids fort
Options PRU:
  -mlink-relax     générer des réadressage pour la relaxation de l'éditeur de liens (défaut).
  -mno-link-relax  ne pas générer de réadressage pour la relaxation de l'éditeur de liens.
Un opcode parallèle ne peut pas contenir plus de deux instructionsLe paramètre nommé « %s » n'existe pas pour la macro « %s »Paramètres de sous-espaces existants ne peuvent être modifiésL'analyse a échoué.Extension de performanceExtension de performance 2Peut-être avez-vous mal orthographié %%tpoff() ?SVP rapporter cette anomalie.
Veuillez utiliser --help pour connaître les options pour cet assembleur.
Valeur par défaut inutile pour le paramètre requis « %s » dans la macro « %s »Utilisation inutile de p0 comme premier opérande de .%sUtilisation inutile de zéro premier opérande de .prologueMode post-décrément n'est pas valide pour 68HC11.Mode post-incrément n'est pas valide pour 68HC11.Options PowerPC:
Mode pré-incrément n'est pas valide pour 68HC11Registre de prédicat attenduPrédicat source et cible requisFin prématurée du suffixe -- Utilise d par défaut.save précédent incompletLes variantes de processeur sont:Registre interdit utilisé pour un registre réduit, %sLe pseudocode a déjà utilisé %sPseudo-directive .file est valide seulement lors de la génération ELFPseudo-directive .loc est valide seulement lors de la génération ELFl'extension 64 bits QUICKRoT n'est pas applicable à cette instructionl'extension QUICKRoT requiert 4 registresPrédicat qualifiant attenduLe registre RA est sauvegardé deux fois.l'opérande RC/SAE doit suivre les opérandes immédiatsl'opérande RC/SAE doit précéder les opérandes immédiatsRDRD, (RI,#offs5)RD,RSRI, #imm4Options RISC-V:
  -fpic          générer du code indépendant de la position
  -fno-pic       ne pas générer du code indépendant de la position (défaut)
  -march=ISA     définir l'architecture RISC-V
  -mabi=ABI      définir l'ABI RISC-V
  -mrelax        activer la relaxation (défaut)
  -mno-relax     désactiver la relaxation
  -march-attr    générer l'attribut arch RISC-V
  -mno-arch-attr ne pas générer l'attribut arch RISC-V
Radical « %s » non supporté ou invalideRd et Rm devraient être différents dans mlaRd et Rm devraient être différents dans mulOption de configuration de Registre Réduit (GRP16)Opérateurs de suffixe « # » redondantRegistre invalide pour H8/300Le registre at (r1) peut parfois être corrompu par les optimisations de l'assembleur.
Utilisez .set noat pour désactiver ces optimisations (et cet avertissement).Le registre doit être R0--R7Le registre doit être RnLe registre doit être un registre d'adresseLe registre doit être ivtp ou tvtpNom de registre %s est en conflit avec un symbole du même nomNom de registre attenduNuméro de registre (R%ld) doit être paire pour un accès en mot double.Le numéro de registre doit être PAIRNuméro de registre hors de la gamme 0..%uSymbole du registre %s est déjà défini.Annotation de valeur de registre ignoréeLe registre ne peut pas être utilisé comme préfixe d'une expression indexée [%s]Le registre ne peut pas être utilisé dans une expression absolue [%s]Le registre ne peut pas être utilisé dans une expression immédiate [%s]La relaxe ne devrait jamais se produireRelaxations vers des branchements longs ne sont pas implémentés pour .arch common_v10_v32Réadressage %d n'est pas supporté dans le format du fichier objetValeurs relocalisables requièrent au moins un MOT de stockageRéadressage %d n'est pas supporté par le format du fichier objet.Réadressage %s n'est pas sûr pour %sLe réadressage ne tient pas dans l'espace (valeur de réadressage = 0x%lx).Réadressage uniquement supporté en mode FDPICRapporter toutes anomalies à %s
Mot réservé « %s » utilisé comme paramètre dans la macro « %s »Rn ne peut pas recouvrir d'autres opérandesL'index du registre rotatif doit être une constante non négativeregistre de coprocesseur S+core attenduregistre S+core attenduRegistre spécial S+core attenduOptions SH:
--little                  générer du code pour un système à octets de poids faible
--big                     générer du code pour un système à octets de poids fort
--relax                   altérer les instructions jump pour de long déplacements
--renesas                 désactiver l'optimisation des symboles de section pour
                          la compatibilité avec l'assembleur Renesas
--small                   aligner les sections sur des frontières de 4 octets, pas 16
--dsp                     activer sh-dsp insns et désactiver les virgules flottantes ISA.
--allow-reg-prefix        autoriser « $ » comme préfixe du nom de registre.
--isa=[any                utiliser l'isa la plus appropriée
    | dsp                 identique à « -dsp »
    | fpSHF_ALLOC n'est pas défini pour la section GNU_MBIND: %sregistre scalaire SIMD ou flottant attenduSMC n'est pas permis sur cette architectureSP et PC pas permis dans la directive .unwind_movspSP pas permis dans la liste des registresOptions SPARC:
Options SPU:
  --apuasm		  émuler le comportement de apuasm
le registre de base SRS doit être r13instruction SSE « %s » est utiliséeSVC pas permis sur cette architectureRegistre de prédicat SVE attenduregistre vectoriel SVE attenduTABLE DE SYMBOLE non implémentéeS^# doit être uniquement accessible en lecture seuleS^# a besoin d'une expressionMême registre src/dest est utilisé (« r%d »), le résultat est indéfiniMême registre src/dest est utilisé (« r%d »), le résultat est indéfiniMode d'adressage indexé-échelle combiné avec un index-échelleLe second opérande de .save contredit le .prologueLe second opérande de .%s n'est pas une constanteLe second opérande de .prologue doit être un registre généralLe second opérande de .prologue doit être le premier des %d registres générauxLe second opérande de .restore doit être une constante >= 0Le second opérande de .save n'est pas un registre valideLe second opérande de .save.b doit être un registre généralLe second opérande de .save.b doit être le premier des %d registres générauxLe second opérande de .save.g doit être un registre généralLe second opérande de .save.g doit être le premier des %d registres générauxLe second opérande de .save.gf doit être une constante non négative de 20 bitsLe second opérande de .unwabi doit être une constanteCommutation de section dans le code n'est pas supporté.Erreur de sémantique.  Ce type d'opérande ne peut être relocalisé, il doit être une constante résolue au moment de l'assemblageValeur de décalage > 32. Utilise <valeur %% 32>La valeur de décalage devrait être dans la plage [0,31]Branchements courts, non définis, SVC, LDM/STMDébordement de littéral « short » (%ld.), mode immédiat assumé.Valeur immédiate signée %ld est trop grandeLa taille du cadre dépasse le maximum de 96 registresLa taille des registres de rotation dépasse la taille du cadreQuelque chose a oublié de faire le ménage
Les registres source et destination ne devraient pas être égauxLe registre source pour %s n'est pas plus grand que le registre de destinationLes registres sources doivent être dans la même unitéFausse « , » ou mode erroné d'adressage indirect par registre.Opérandes parasites; (%d opérandes/instructions au maximum)« # » seul est illégalExtension de chaîneSymboles de substitution doivent commencer par une lettreSous-type %d n'est pas reconnu.Sunplus-v2-0-0-20060510
Support pour l'arithmétique à 64 bits n'est pas compilé.Valeurs des ARCH supportées sont:Échange l'ordre des instructionsSymbole %s utilisé comme opérande immédiat en mode PIC.Symbole « %s » n'a pu être créé.Symbole « %s» ne peut être à la fois « weak » et « common »Symbole attenduSymbole manquant
Symbole manquant pour .set/.equSymbole utilisé comme immédiat pour une instruction mbarSymbole utilisé comme immédiat pour une instruction de décalageSymbole utilisé comme valeur immédiate pour les instructions msrset/msrclrErreur de syntaxe dans le mode indexé-échelle, utilisez [Rn:m] où n=[0..7] m={b,w,d,q}réadressage TLS par une constanteréadressage TLS pas permis dans un paquet FLIXla taille de réadressage TLS ne concorde pas avec la taille de l'opérandeles réadressages TLS_*_S9 ne sont pas encore supportésOptions TMS320C6000:
la taille de la section TOC excède 64kTRACE DE JETON non implémentéeL'étiquette doit venir avant le prédicat qualifiant.Nom d'étiquette attenduLes étiquettes sur les pseudo-op unwind ne sont pas encore supportéesLe processeur cible ne supporte pas cette instructionLe pseudo-op « %s » n'est pas implémenté
L'opérande %s ne correspond pasLe pseudo-op .BTEQU n'est pas implémenté.Le pseudo-op .DEFINE n'est pas implémentéLe pseudo-op .ENTER n'est pas supportéLe pseudo-op .LEAVE n'est pas supportéLe pseudo-op .MACRO n'est pas implémentéLe format de fichier 64 bits est utilisé sans les instructions esame.Le débogueur va corrompre bt (r25).
Si vous n'avez pas besoin de déboguer ce code, utilisez .set nobreak pour désactiver cet avertissement.Le débogueur va corrompre sstatus/ba (r30).
Si vous n'avez pas besoin de déboguer ce code, utilisez .set nobreak pour désactiver cet avertissement.Les registres destination et source sont identiquesLes options assembleur spécifiques à ARC ci-dessous sont dépréciées et sont
acceptées uniquement pour compatibilité:
Les fichiers d'entrée « %s » et de sortie « %s » sont les mêmesL'option « --no-allow-flix » interdit le flix multi-slot.L'identificateur de trappe doit être une constante.Cette architecture ne supporte pas les instructions atomiquesCette architecture ne supporte pas le mmuCet assembleur ne supporte pas la génération %ld du processeurCet assembleur a été configuré pour la cible « %s » et le type
de processeur par défaut « %s ».
Cet assembleur a été configuré pour la cible « %s ».
L'accès à ce registre de coprocesseur est déprécié avec ARMv8Cette instruction peut être imprévisible si elle est exécutée sur un cœur M-profile avec les interruptions activées.Voici la position de l'usage conflictuelCet opérateur produit uniquement des valeurs sur deux octets.Ce logiciel est libre; vous pouvez le redistribuer selon les termes de la
version 3 de la licence GNU General Public License ou suivante.
Ce programme n'est couvert par AUCUNE garantie.
Thumb ne supporte pas NOP avec des indicesThumb ne supporte pas l'exécution conditionnelleThumb ne supporte pas l'indexation négative du registreThumb ne supporte pas l'indexation du registre avec réécritureThumb ne supporte pas la post-indexation du registreThumb ne supporte pas la forme de cette instruction avec 2 argumentsThumb ne supporte pas ce mode d'adressageencodage Thumb ne supporte pas un immédiat icil'encodage Thumb ne supporte pas les rotationsLoad/store multiples de Thumb ne supportent pas {reglist}Thumb supporte uniquement LSL dans l'indexation décalée du registreMUL sur Thumb-2 ne doit pas activer de fanionInstruction Thumb 2 seulement valide dans la syntaxe unifiéebranchement Thumb2 hors limiteTrop peu d'opérandes pour « %s ».Trop d'arguments. « %s »Trop d'instructions pour le paquet.Trop d'opérandesTrop d'opérandes passés à l'instructionTrop d'opérandes passés en revueTrop d'opérandes: %sTrop de registres dépilésIdentificateur de la trappe « %ld » est hors limite.Identificateur de la trappe doit être entre [0x30..0x39] ou [0x40..0xff].Traite « %-*s » comme un symbole.Essayé la directive .set pour le mode non reconnu « %s »On a essayé de convertir le branchement relatif au PC en saut absoluDeux instruction IU ne peuvent pas être exécutées en parallèleDeux instructions MU ne peuvent pas être exécutées en parallèle.Deux instructions dans le même paquet écrivent dans le registre %s ce qui n'est pas permis.Le type n'est pas permis pour cette instructionincapable d'allouer de la mémoire pour de nouvelles instructions
Incapable de déterminer le processeur cible par défaut à partir de la chaîne: %sImpossible de trouver le réadressage %s pour l'instruction %sIncapable de générer du code conforme « %s » sans mthc1Incapable de mélanger les instructions tel que spécifiéImpossible d'analyser la base TLS: %sIncapable de traiter le réadressage pour les opcodes thumb: %lxIncapable de produire un réadressage vers le symboles « %s »Impossible d'utiliser le réadressage @pcl pour l'insn %sImpossible d'utiliser le réadressage @plt pour l'insn %sOpérande non aligné. Il doit être aligné sur 16 bitsOpérande non aligné. Il doit être aligné sur 32 bitsL'opérateur unaire %c est ignoré en raison d'opérandes erronés qui le suiveParenthèses non pairées dans l'opérande %s.Parenthèses non pairées dans l'opérande %dArgument .EXPORT/.IMPORT non défini (ignoré): %sConstante absolue indéfinie: « %s ».Registre indéfini: « %s ».Espace indéfini: « %s » Numéro d'espace assumé = 0.Symbole de substitution indéfini « %s »Conversion inattendu de branchement avec « %x »Caractère « %c » inattendu après l'opérande %d de %s.Référence inattendue à un symbole dans une section qui n'est pas du codeValeur retournée inattendue [%d] à partir de parse_toc_entry !
Dépendance non traitée %s pour %s (%s), noter %dType de réadressage non traitéRegistre « %s » spécifié n'est pas implémentéOpérande .syntax inconnuIdentificateur de CPU inconnu « %s »Instruction TMS320C30 inconnue: %sCpu inconnu -mcpu=%sException inconnue: « %s »Exception inconnueMode d'adressage indirect inconnuInstruction inconnue « %s »Opcode « %.*s » inconnu.Opcode inconnu « %s »Opcode « %s » inconnu.Opcode inconnu: « %s »Opérateur inconnuRegistre processeur (32 bits) inconnu: « %d »Registre processeur inconnu: « %d »Option psr inconnue « %s »Paire de registres inconnue - mode d'indexation relatif: « %d »Paire de registres inconnue: « %d »Registre inconnu: « %d ».Réadressage inconnu dans md_apply_fix: %sRéadressage inconnu rencontré dans md_apply_fix.Opérande de réadressage inconnu: !%sOpérande de réadressage inconnu: @%sType de segment inconnuTaille inconnue des registres en virgule flottanteType inconnuType %c inconnu
Réadressage haut sans correspondantRéadressage high/shigh non pairéNom d'errata de CPU non reconnu commençant ici: %sOption non reconnue: -hiddenArgument .LEVEL non reconnu
Directive .option non reconnue: %s
Argument .type non reconnuCode de condition non reconnu « %s »Spécificateur de dépendance non reconnu %d
Type de champ non reconnu « %c »Format d'adresse indirecte « %s » non reconnuInstruction « %s » non reconnueFormat de opcode non reconnu: « %s »Opcode non reconnu, %s.Opcode non reconnu: « %s »Liste d'opérandes « %s » non reconnue pour l'instruction « %s »Opérande/registre non reconnu, %s.Option non reconnue « -x%s »Option non reconnue après -KConstante décimale non reconnue ou non supportéeInstruction parallèle « %s » non reconnueInstruction parallèle non reconnue « %s »Combinaison non reconnue d'instructions parallèles « %s || %s »Type de relation de prédicat non reconnuSection non reconnue « %s »Bit d'état « %s » non reconnuÉtiquette struct/union non reconnue « %s »Fonction de substitution de symbole non reconnueVersion non reconnue « %s »Valeur immédiate non signée %ld est trop grandeNombre de réadressages RISC-V %d non supportéDiffusion non supporté : « %s »Taille du correctif %d non supportéeExtension du jeu d'instruction non supportée: %sOpération non supportée sur le réadressageGénération %d du processeur n'est pas supportéeTaille de réadressage %d non supportéeUtilisation non supporté de %sUtilisation non supporté de .gpwordUtilisation non supportée de spChaîne non terminée après l'expression absoluedirective unwind n'est pas suivie d'une instruction.Usage: %s [option...] [fichier-assembleur...]
Utilisation de .def/.ref est dépréciée.  Utilisez .global à la placeL'utilisation de PC ici est IMPRÉVISIBLEL'utilisation de PC ici est dépréciéeUtilisation d'une instruction de chaîne RX détectée dans un fichier assemblé sans le support des instructions chaînesUtilisation de p0 n'est pas valide dans ce contexteL'utilisation de r%u en tant que registre source est dépréciée quand r%u est le registre destinationUtiliser la directive .mmregs pour des noms de registres mappant la mémoire tel que « %s »Utilisation de $at sans ".set noat"Les instruction FPU utilisées requièrent l'activation de l'extension FPUA utilisé plus que les 48 registres rotatifs disponiblesA utilisé plus que les 96 registres rotatifs disponiblesA utilisé plus que les %d registres rotatifs déclarésUtilise ENTRY plutôt que CODE dans la directive d'exportation pour %sL'utilisation d'une constante comme second opérande de .prologue est dépréciéeUsage de l'ancien style %%hi(expr), veuillez utiliser le style PPC expr@h.Usage de l'ancien style %%lo(expr), veuillez utiliser le style PPC expr@l.Utilisation du registre temporaire (r1)Utilisation du registre temporaire (r1)Options VAX:
-d LONGUEUR               ignoré
-J                        ignoré
-S                        ignoré
-t FICHIER                ignoré
-T                        ignoré
-V                        ignoré
les registres VFP doivent être adjacentsregistre VFP en simple ou double précision attenduregistre VFP en simple précision attenduregistre VFP en simple précision ou VPR attenduregistre VFP en simple ou double précision ou registre vectoriel MVE attenduregistre VFP en simple, double ou Neon en quadruple précision attenduregistre système VFP attenduregistre VFP/Neon en double précision attenduregistre VFP/Neon en double précision ou VPR attenduErreur VIP_BEGIN:%sVLIW violation de la contrainte d'empaquetageVLIW empaquetage utilisé pour -mno-packOptions VMS:
-+			encoder (sans tronquer) les noms plus longs que 64 caractères
-H			afficher les nouveaux symboles après une troncation du hachage
-replace/-noreplace	activer ou non l'optimisation des appels de procédure
Options VMS:
-+                        hash encoder les noms plus longs que 31 caractères
-1                        traiter les « const » en mode compatible avec gcc 1.x
-H                        afficher les nouveaux symboles après le rabotage hash
-h NUM                    ne pas hacher les noms avec des casses mélangées
                          et ajuster la casse:
                          0 = majuscule, 2 = minuscule, 3 = préserver la casse
-v"VERSION"               inscrire le numéro de VERSION du code assemblé
VPR attendu en dernierValeurs %d et %d hors limiteValeur %d n'entre pas dans un champ de %d bits signéValeur %d n'entre pas dans un champ de %d bits non signéValeur %ld pas alignée par 2 pour un branchement relatif au PC sur 10 bits.Valeur %ld pas alignée par 2 pour un branchement relatif au PC sur 9 bits.Valeur %ld trop grande pour un branchement de 10 bits relatif au PCValeur %ld trop grande pour un branchement de 8 bits relatif au PCValeur %ld trop grande pour un branchement de 9 bits relatif au PCValeur de ENTRY_FR doit être dans la plage 12..21
Valeur de ENTRY_GR doit être dans la plage 3..18
Valeur de ENTRY_SR doit être 3
La valeur du paramètre « %s » de la macro « %s » a déjà été spécifiéeValeur n'est pas dans les bornes de 16 bits: %ldValeur n'est pas dans les bornes signées de 16 bits: %ldValeur n'est pas dans les bornes non signées de 4 bits: %ldValeur n'est pas dans les bornes non signées de 5 bits: %ldValeur n'est pas dans les bornes de 6 bits: %ldValeur n'est pas dans les bornes non signées de 6 bits: %ldValeur n'est pas dans les bornes de 8 bits: %ldValeur n'est pas dans les bornes signées de 8 bits: %ldValeur hors des limites 16 bits.Valeur hors des limites 3 bits.Valeur hors des limites 4 bits.Valeur hors des limites 5 bits.Valeur tronquée à 62 bitsLa variable est atteinte via une ancre en lecture seule de petites données, mais elle n'est pas dans une section en lecture seule de petites donnéesLa variable est atteinte via une ancre en lecture/écriture de petites données, mais elle n'est pas dans une section en lecture/écriture de petites donnéesOption appliquée à une instruction très courte, càd vous ne pouvez le faire sur une chaîne NULLMémoire virtuelle épuiséeAvertissement: Attention: une taille d'élément de 32 bits et les mêmes opérandes source et destination rendent l'instruction IMPRÉVISIBLEAttention: une taille d'élément de 32 bits et les mêmes premier et troisième opérandes rendent l'instruction IMPRÉVISIBLEAttention: une taille d'élément de 64 bits et les mêmes opérandes destination et source rendent l'instruction IMPRÉVISIBLEAttention: condition hors d'un bloc IT pour Thumb.Attention: registre en double (r%d) dans la liste des registresAttention: l'instruction est IMPRÉVISIBLE dans un bloc VPTAttention: l'instruction est IMPRÉVISIBLE dans un bloc ITAttention: l'instruction est IMPRÉVISIBLE avec l'opérande PCAttention: l'instruction est IMPRÉVISIBLE avec l'opérande SPAttention: erreur interne: on a oublié de fixer endndx de %sAttention: gamme de registres n'est pas en ordre croissantÉcritures dans le registre « %s » pas permises.Déplacement erroné %dNombre d'opérandes d'entrée erronéNombre erroné d'opérandesNombre d'opérandes de sortie erronéNombre erroné d'opérandes dans le défaut, vérifiez ns32k-opcodes.hMauvais registre dans la liste des registres en virgule flottanteMauvais registre en mode registre indirect.Taille erronée du registre de pointeur pour l'architectureregistre accumulateur XScale invalidel'option Xtensa des littéraux absolus n'est pas supportée; ignorée[-mwarn-syms]: L'affectation fait correspondre un symbole à une instruction ARM: %sétiquettes [0-9]H ne peuvent être mélangées avec des dot-pseudosétiquettes [0-9]H ne peuvent apparaître seuls sur une ligneindexation du [PC] est bannie[]index identique à ()+registre: imprévisible[]index identique à -()registre: imprévisible[ieee|alternative]
                          définir l'encodage pour les nombres en virgule flottante en semi-précision à IEEE
                          ou au format alternatif Arm.[no-]generics est déprécié; utilisez plutôt [no-]transform[no-]relax est déprécié; utilisez plutôt [no-]transformsymbole [tocv] n'est pas un symbole toc« %s %d » après « %s %d » dans %s:%u« %s %d » mais pas encore de fragment ouvert« %s%s » ne peut être utilisé comme masque d'écriture« %s%s» n'est pas permis avec « %s%c »« %s » Combinaison de registres de comptage illégale.« %s » Utilisation de registre illégale.« %s » Utilisation illégale des registres.les définitions de « %s » et « %s » ne peuvent pas être supprimées dans « %s » – « %s »« %s » ne peut être rendu équivalent au symbole commun « %s »ne peut supprimer la définition de « %s » dans « %s » – « %s » {section %s}ne peut supprimer la définition de « %s » dans « %s » {section %s} – « %s »« %s » ne peut être liée par version au symbole commun « %s »« %s » ne peut pas aller dans %s du modèle %s« %s » ne peu pas être transformé en prédicat« %s » ne peut pas être utilisé ici« %s » ne peut pas être utilisé avec « %s »« %s » n'entre pas dans le modèle %s« %s » n'entre pas dans le paquet« %s » ne supporte pas le NaN historique« %s » a un résultat indéfini« %s » est déjà l'alias de %s « %s »« %s » est déprécié, utilisez « %s »« %s » n'est pas une expression %s valide« %s » n'est pas un qualificateur de paramètre valable pour « %s » dans la macro « %s »« %s » n'est pas supporté en mode 64 bits« %s » n'est pas supporté sur « %s%s »« %s » n'est pas supporté sur « %s »« %s » n'est pas valable ici (attendu « %c%s%s%c »)« %s » est uniquement supporté en mode 64 bits« %s » doit être le dernier dans le paquet« %s » doit être le dernier dans le groupe d'instructions« %s » opérande %u doit utiliser le segment « %ses »« %s » devrait être un opérande de ce .endp« %s » symbole sans fonction qui la précède« %s » a déjà été défini« %s » a déjà été utilisé comme nom de paramètre (ou tout autre locale)« %s » n'a pas été défini à l'intérieur d'une procédure« %s » n'a pas été spécifié avec le .proc précédent« %s » passe outre -malign-branch-boundary sur « %s »opérateur de numéro de série « & » n'est pas supporté« ) » requis« , » requis« af » doit apparaître seul« fp=32 » utilisé avec une ABI de 64 bits« fp=32 » utilisé avec un processeur MIPS R6« fp=64 » utilisé avec une ABI de 32 bits« fp=64 » utilisé avec un fpu de 32 bits« fp=xx » ne peut être utilisé avec « singlefloat »« fp=xx » utilisé avec un processeur sans les instructions ldc1/sdc1« gp=32 » utilisé avec une ABI de 64 bits« gp=64 » utilisé avec une ABI de 32 bits« gp=64 » utilisé avec un processeur de 32 bits« nooddspreg » ne peut pas être utilisé avec une ABI de 64 bits« noreorder » doit être initialisé avant « nomacro »un grand nombre avec soulignés ne peut avoir plus de 8 chiffres hexadécimaux dans n'importe quel motun grand nombre avec soulignés doit avoir exactement 4 motsun registre de destination doit être fournisun %s différent a déjà été spécifié, est maintenant %sun registre n'a pas d'adresseun réadressage de cet opérande implique un débordementaccéder au registre système MVE sans MVE est IMPRÉVISIBLEl'accumulateur n'est pas une destination valableaddende utilisé sans $DSBT_INDEXle calcul d'adresse a besoin d'un symbole proche fortement définioffset de l'adresse doit être aligné sur un demi motoffset de l'adresse doit être aligné sur un motl'adresse interdit #l'adresse interdit ()l'adresse interdit ()+l'adresse interdit -()l'adresse interdit @l'adresse interdit []adresse interdit un spécificateur de longueur de déplacementadresse interdit l'utilisation de registreadresse trop grande pour la table de vecteur jmp/jsrles unités d'adresse doivent être parmi %smode d'adressage non supportéalias = %s
valeur d'alignement non reconnue, utilisation de la taillealignment n'est pas un nombre positifalignment n'est pas une puissance de 2l'alignement doit être une constantealignement négatif, 0 utiliséalignement négatif; 0 assuméalignment n'est pas une puissance de 2le remplissage pour alignement (%lu octet) n'est pas un multiple de %ldle remplissage pour alignement (%lu octets) n'est pas un multiple de %ldalignement trop grand, %d utiliséalignement trop grand: %u assuméalignement trop grand; %d assuméalignements plus grand que %d octets ne sont pas supportés dans les sections .textinstruction déjà assembléecombinaison de fanions ambiguë - directive « .profiler » ignorée.taille d'opérande mémoire ambigu pour « %s »taille d'opérande ambiguë pour « %s »un .indirect_symbol doit être dans un pointeur de symbole ou une section ébauchée.l'extension d'architecture « %s » n'est pas permise pour l'architecture de base actuelleles extensions d'architecture doivent être spécifiées dans l'ordre alphabétiquearchitecture « %s » n'est pas reconnuearchitecture bousculé de « %s » à « %s » sur « %s »fonctionalités d'architecture à la fois activées et désactivéesvariante d'architecture invalideassembler en code Thumbassembler pour un système à octets de poids fortassembler pour un système à octets de poids faibleassembleur 0x%08x, attendu %sl'état d'assemblage n'est pas mis pour le premier fragment de la section %saffectation attenduesuppose %s sur le symboleassume que tous les membres du groupe « %s » sont COMDATau plus %d opérandes de déplacement sont permisau plus %d opérandes immédiats sont permisattachement de l'en-tête de copyright %s: %sattachement de l'en-tête de version %s: %stentative d'utiliser .org/.space/.nops vers l'arrière ? (%ld)tentative de marche arrière avec .space/.bes ? (%ld)tentative d'ajouter un indirect_symbol à une ébauche ou une section de référence avec un élément de taille nulle à %stentative d'allouer des données dans une section absoluetentative d'allouer des données dans une section communetentative de remplir une section absolue avec une valeur non nulletentative de remplir la section « %s » avec une valeur non nulletentative pour obtenir la valeur du symbole non résolu « %s »tentative de déplacement de .org vers l'arrièretentative de redéfinir le symbole « %s »tentative de recréer une entrée unwindtentative de redéfinir « %s » avec une longueur différentetentative de redéfinition du pseudo-op « %s » ignoréetentative de redéfinition de symboletentative de redéfinition de l'alias typétentative de stocker un nombre décimal dans une section absoluetentative de stocker un nombre décimal dans la section « %s »tentative de stocker une chaîne non vide dans la section « %s »tentative de stocker une valeur non nulle dans la section « %s »tentative de stockage d'une valeur dans une section absoluetentative d'utiliser une instruction ARM sur un processeur ne supportant que Thumb -- « %s »référence arrière vers une étiquette inconnue « %d: »segment .common erroné %sdirective .fmask erronéedirective .frame erronéeformat .longcall erronédirective .mask erronéedirective .mask/.fmask erronéedirective .nan erronéeformat .relax erronésegment .reserve erroné -- segment BSS attendudirective .section erronée: nécessite a,e,v,w,x,M,S,G,T dans la chaîneDirective .section erronée: nécessite a,l,w,x,M,S,G,T dans la chaînedirective .section erronée: nécessite a,o,s,w,x,M,S,G,T dans la chaînemauvaise directive .section: nécessite a,s,w,x,M,S,G,T dans la chaînedirective .section erronée: nécessite a,v,w,x,M,S dans la chaîneDirective .section erronée: nécessite a,w,x,M,S,G,T dans la chaîneformat .uses erronédirective .weakext erronéeinformation de débug COFF erronéemauvais spécificateur de champ FUNCT « F%c »
mauvais spécificateur de champ Opcode « O%c »
mauvais spécificateur de champ RVC « C%c »
mauvais alignementmauvais argument pour la directive %s_check.mauvais argument pour la directive de syntaxe.mauvais argument « %s » ou « %s » dans la directive %sarguments erronés pour l'instructionregistre de base erroné: doit être r0mauvais bitmask spécifié après APSRappel erroné de MD_ATOF()appel erroné à md_atofmauvais opérandes de sortie pmuls combinésmauvais spécificateur de champ FUNCT compressé « CF%c »
identificateur de co-processeur erronédefsym erroné; format est --defsym nom=valeurmauvais type d'élément pour l'instructionmauvais caractère d'échappement dans la chaîneexpression erronéesyntaxe de l'expression erronéelittéral de virgule flottante erroné: %sconstante en virgule flottante erronée: débordement de l'exposantconstante erronée en virgule flottante; code d'erreur inconnu=%dmauvais format pour ifc ou ifncformat erroné de OPT NEST=profondeurmauvaise fragmentation à %p: correction %ld adresse %ld %ld 
mauvaise unité fonctionnelle pour l'opérande %u de « %.*s »valeur immédiate erronée pour un offset 8 bits (%ld)valeur immédiate erronée pour l'offset (%ld)instruction « %s » erronéemauvais format d'instructionsyntaxe de l'instruction erronéemauvaise longueur de listemauvaise longueur de liste pour une recherche dans la tablemauvais type de liste pour l'instructionopérande mémoire erroné « %s »mauvais nombre d'opérandes à « %.*s »mauvais offset 0x%08lX (doit être un nombre 8-bits de mots)mauvais offset 0x%08lX (doit être aligné sur un mot)mauvais offset 0x%08lX (seulement 12 bits disponibles pour grandeur)mauvais offset 0x%08lX (seulement 8 bits disponibles pour la grandeur)opcode ou opérandes erronésmauvais opérande %u de « %.*s »mauvaise combinaison d'opérandes pour « %.*s »expression absolue erronée ou irréductibleexpression absolue erronée ou irréductible; zéro assuménuméro de co-processeur erroné ou manquanttype de réadressage mauvais ou non traité: 0x%02xmauvais numéro de routine de personnalitémauvais prédicat « %s »mauvaise limite dans la liste des registresmauvaise expression de registremauvais registre pour mrsmauvais registre pour l'opérande %u de « %.*s »mauvais registre pour un post-indexmauvais registre dans []liste de registres erronéeliste de registres erronée: %smauvais nom de registre « %s »mauvais nom de registre: %snuméro de registre erroné: %smauvais registre ou paire de registres après l'opérande %u de « %.*s »mauvaise paire de registres pour l'opérande %u de « %.*s »mauvaise gamme de registremauvais état de relâcheexpression de réadressage erronéemauvaise expression de réadressage pour « %s »type erroné de correctif de réadressage (%d)segment erronémauvaise taille %d dans le spécifieur de typemauvaise taille %d dans le spécificateur de largeur de vecteurregistre de départ erroné: r0 et r15 invalidesmauvaise constante en tant que chaîne de caractèresmauvais suffixe de symbolemauvais type pour le registremauvais type pour un scalairemauvais type dans une instruction SIMDvaleur invalide (%s) pour %smauvaise valeur pour le champ funct2, la valeur doit être 0...3mauvaise valeur pour le champ funct3, la valeur doit être 0...7mauvaise valeur pour le champ funct4, la valeur doit être 0...15mauvaise valeur pour le champ funct6, la valeur doit être 0...64mauvaise valeur pour le champ funct7, la valeur doit être 0...127mauvaise valeur pour le champ opcode, la valeur doit être 0...127 et les bits les plus faibles doivent être 0x3mauvaise valeur pour le champ opcode, la valeur doit être 0...2mauvais type d'arrangement vectorielspécificateur psr erroné/manquantdirective .dim mal composéedirective .dim mal composée est ignoréedirective .size mal composéedirective .dim mal composée est ignoréeExpression mal composée près de %sbase et offset doivent provenir de la même unitéregistre de base attenduregistre de base spécifié mais est zéroregistre de base réécrit et recouvre un des registres de transfertregistre de base réécrit et recouvre le second registre de transfertunité de base doit être soit A0 ou A1l'unité de base doit être une parmi %scible-bfd = %s
bfd_set_section_flags: %sgrand nombre invalidegrand nombre invalide; zéro assumégrand nombre tronqué à %d octetgrand nombre tronqué à %d octetsle champ de bits s'étend au delà de la fin du registreblx vers « %s » dans la fonction d'état ARM ISA changé en blblx vers fonction Thumb « %s » depuis l'état Thumb ISA changé en blles deux insns pour !gpdisp!%ld doivent être dans la même sectionenregistrement br_gr avant l'enregistrement de région !enregistrement br_mem avant l'enregistrement de région !bra ou bsr avec symbole non défini.branchement %s est toujours vraidébordement de la gamme de saut d'adresses (0x%lx)le branchement doit être la dernière instruction du bloc IToffset de branchement %d hors limiteoffset de branchement %d hors des limites %d à %doffset de branchement hors limite
opérande de branchement a un décalage impair (%lx)
branchement hors limitebranche hors de portée ou pas un multiple de 2échec de la relâche du branchement
la relaxation de branchement n'est pas supportée dans « %s »la fréquence de branchement cible doit être plus grande que 0cible du branchement pas alignée sur un motbranchement vers un symbole dans un autre mode ISAsaut vers une adresse mal alignée (0x%lx)brancher ou sauter vers la fin d'une boucle peut déclencher un errata matériel« break » en dehors de la boucle structuréeune diffusion est nécessaire pour un opérande de ce typeassemblage cassé, aucune tentative d'assemblagela constante de décompte d'octet %ld est hors des limites [1..%d]déplacement d'octet hors limiteoctet ou demi-mot non valide pour un registre de baseappel à l'adresse cible 0x%08x hors des limites 0x%08x à 0x%08xappel de md_convert_frag
appel de md_convert_frag 
appel de md_estimate_size_before_relax 
appel de md_estimate_size_before_relax 
appel de tc_aout_fix_to_chars 
ne peut faire un réadressage relatif au PC de %d octetsne peut relocaliser %d octetsne peut résoudre l'expressionimpossible de décaler les offsets lors d'un accès à moins d'un demi-motseuls deux registres consécutifs peuvent être chargésseuls deux registres consécutifs peuvent être stockésseuls deux registres consécutifs peuvent être transférésne peut indexer[] un registre, parce qu'il n'a pas d'adressel'index de l'opérande ne peut pas être changéne peut fermer %s: %sne peut fermer « %s »ne peut créer %s: %sne peut créer le groupe: %sne peut créer le réadressagene peut créer la section %sne peut encoder le registre « %s%s » dans l'instruction nécessitant le préfixe REX.ne peut étendre la fragmentationne peut étendre la fragmentation de %lu caractèrene peut étendre la fragmentation de %lu caractèresimpossible de remplir %ld octet dans la section %s de %s: « %s »impossible de remplir %ld octets dans la section %s de %s: « %s »ne peut repérer le correctif pointé par .usesne peut repérer l'opcodene peut repérer l'opcode ne peut repérer l'opcode précédentne peut traiter l'expressionne sait pas encore traiter la génération de littéraux/étiquettesne peut traiter un segment non absolu dans « %s »ne peut traiter un TYPE OP indéfinine peut hacher %s: %sne peut avoir de réadressage pour ipushne peut rendre global le symbol de registre « %s »ne peut mélanger des arguments positionnels et des mots clésne peut mélanger un modificateur de réadressage avec un décalage explicitene peut ouvrir %s en lecture: %sne peut ouvrir %s: %sne peut ouvrir « %s » en écriturene peut ouvrir un bfd sur stdout %sne peut ouvrir le fichier de librairie de macro « %s » pour lecture: %sne peut faire une pré-décrémentationne peut lire à partir de %s: %sl'indexe d'un alias scalaire ne peut pas être redéfinile type d'un alias de registre ne peut pas être redéfinile type ne peut pas être redéfini pour un opérandene peut représenter le type de réadressage %sne peut résoudre « %s » {section %s} - « %s » {section %s}ne peut résoudre la valeur du symbole « %s »ne peut initialiser les fanions de section pour la section %sne peut débuter l'écriture de la section .mdebug: %sun quadruple registre Neon ne peut pas être utilisé icine peut utiliser R0 iciun alignement ne peut pas être utilisé avec cette instructionne peut utiliser la partie haute du registre dans l'opérande %dimpossible d'écrire %ld octet dans la section %s de %s: « %s »impossible d'écrire %ld octets dans la section %s de %s: « %s »ne peut assembler l'instruction DSP, l'option DSP n'est pas active : %sne peut assembler l'instruction FPU, l'option FPU n'est pas active : %sne peut assembler dans un fragment littéralne peut pré-décrémenter et post-incrémenter en même tempsne peut brancher vers une adresse impairene peut changer .bundle_align_mode à l'intérieur de .bundle_lockne peut changer la section ou la sous-section à l'intérieur de .bundle_lockimpossible de changer le type du symbole commun « %s »index ne peut pas être combiné avec optionne peut combiner pré et post indexationne peut convertir le symbole d'expression %s en réadressage complexene peut produire un réadressage 64 bitsimpossible de créer le nombre à virgule flottantene peut décoder le format de l'instructionne peut définir le symbole « %s » dans la section absolueimpossible de déterminer la taille de l'instruction Thumb. Utilisez plutôt .inst.n/.inst.wne peut faire un réadressage %s %u octetsne peut faire un réadressage relatif au PC de %u octetsne peut faire un réadressage sur %u octetsne peut produire le réadressage %s relatif au PC%s%sne peut produire un réadressage %s sur le symbole subsy %simpossible d'encoder un terme mal aligné dans un champ réadressable (0x%lx)l'opcode « %s » ne peut être encodéne peut encoder l'opcode « %s » dans le format « %s » demandéimpossible de trouver un trampoline convenablene peut générer un type de réadressage pour le symbole %s, code %sne peut honorer le suffixe de largeur -- « %s »impossible de faire un saut relatif vers une position absolueune instruction qui n'utilise pas d'unité fonctionnelle ne peut pas être masquéene peut outrepasser le type de section zerofill pour « %s,%s »ne peut empaqueter %s et %s ensemblesne peut empaqueter %s et %s ensembles avec une instruction 16 bitsne peut empaqueter %s dans le slot P1ne peut empaqueter %s avec une instruction 16 bitsne peut représenter le réadressage %s dans le fichier objetne peut représenter le réadressage %s dans ce format de fichier objetne peut représenter le réadressage %s dans ce format1 de fichier objetne peut représenter le réadressage « %s » dans le fichier objetne peut représenter le type de réadressage %sne peut représenter le type de réadressage %s en mode x32ne peut résoudre le paramètre @slotcountne peut fixer literal_prefix à l'intérieur d'un fragment littéralne peut utiliser « %s » dans cette sectionne peut utiliser l'adressage indirect avec le PCne peut utiliser le registre partiel %s pour l'adressagele post-indexage ne peut pas être utilisé avec un adressage relatif au PCle post-indexage ne peut pas être utilisé avec cette instructionne peut pas utiliser un index de registre avec un adressage relatif au PCun index de registre ne peut être utilisé avec cette instructionla réécriture ne peut pas être utilisée avec un adressage relatif au PCcette instruction ne peut pas utiliser la réécriturecanonique = %s
constante de caractères trop grandecaractère suivant le nom n'est pas « # »cmpu ne supporte pas le code de condition %soffset du coprocesseur hors limiteregistre de coprocesseur attenducode est conforme ATPCSle code utilise un compteur de programme de 26 bitsle code utilise un compteur de programme de 32 bitsvirgule attendue entre les opérandesvirgule attenduevirgule manquante dans .xstabsalignement du commun n'est pas une puissance de 2la comparaison doit être faite avec un registre ou #0valeur du code de condition %s (%d) trop grandecode de condition invalide pour jrregistre du code de condition devrait être 0 ou 4 pour %s, était %dregistre du code de condition devrait être pair pour %s, était %dcondition n'est pas suivie par insn conditionnablecondition requisela condition sa ne peut être utilisée icile branchement conditionnel ou l'opérande de l'instruction jal référence R%ld de l'instruction arithmétique ou logique précédente.branchement conditionnel hors limitecible du branchement conditionnel pas alignée sur un motles infixes conditionnels sont dépréciés dans la syntaxe unifiéel'instruction conditionnelle ne peut utiliser le fanion Bl'instruction conditionnelle ne peut utiliser le fanion Gl'instruction conditionnelle ne peut utiliser le fanion Rattributs d'extension ISA conflictuels.expressions confuses de réadressageconfusion dans les paramètres formelsla constante ne tient pas dans 4 bitsexpression constante attendueexpression constante ou liste de registres attendueexpression constante attendueexpression constante attendue.générateur constant pour le registre de destination dans %sgénérateur constant pour le registre source dans %sdécalage constant requitconstante hors limite pour les bornes de 8 bits: %dlongueur de décalage constante requiseconstant trop grande pour être insérée dans l'instructionvaleur constante requiseregistre de contrôle « %s » pas supporté sur cette architectureregistre de contrôle attendu, mais a eu '%.6s'convert_frag
convert_frag appeléles longueurs des instructions core et copro doivent être au total 32 bits.les longueurs des instructions core et copro doivent être au total 64 bits.valeur de registre coeur %s (%d) trop granden'a pu assembler: %sn'a pu construire la transition de %s => %sn'a pu analyser INSN_PATTERN « %s »n'a pu analyser INSN_REPL « %s »n'a pu analyser la définition du modèlene peut initialiser l'architecture et la machinene peut escamoter jusqu'à %ld dans le fichier « %s »ne peut mettre à jour l'architecture et la machinen'a pas pu écrire la section .mdebug: %sn'a pu trouver un format d'instruction validen'a pu trouver le réadressage à utilisercpu « %s » n'est pas reconnutype de CPU = %s
cpu4: pas de conversion de PUSH #4 vers une forme plus courtecpu4: pas de conversion de PUSH #8 vers une forme plus courtecr%ld est un registre de contrôle réservéctoff() n'est pas supporté par l'ABI rh850. Utilisez plutôt -mgcc-abiréadressage ctoff() utilisé sur une instruction qui ne le supporte pasl'opcode de l'instruction custom %u est hors des limites %u à %uregistres d0/d1emplacement dangereux pour MULS/MULU; utilisez un alignement plus grand« __gcc_isr %d » ballant« __gcc_isr » ballantdépendance des données: %s %s -- %s %s (%d/%d bulles)données dans une section exécutableélément de donnée avec un alignement plus grand que la positionle préfixe de taille de donnée est invalide avec « %s »le registre de transfert de données ne peut pas être un demi-motle masque par défaut n'est pas permisdest et source1 doivent être le même registredest dois recouvrir un registre sourcedestinationla destination pour une addition/soustraction peut seulement être R2 ou R3la destination d'une multiplication peut seulement être R0 ou R1opérande de destination doit être un registre de 16 bitsopérande de destination doit être une adresse absolue de 16 bitsopérande de destination doit être un registre de 8 bitsle registre destination et le registre de décalage ne peuvent pas être le mêmeregistre de destination est le même pour les insns parallèlesregistre de destination modifié par adresse déplacement-après-modificationle registre de destination doit être un mot entierregistre de destination doit être r1le registre de destination est le même que la base de réécriture arrièreregistre de destination devrait avoir un numéro pairunité de destination doit être RDutilisation d'un registre global détectée n'est pas couvert pas un pseudo-op .registerdifférence de deux symboles uniquement supportée avec .long, .short ou .bytedirective %s ne peut pas être inverséedirective .big rencontrée alors que l'option -big est requisedirective .little rencontrée alors que l'option -little est requisedirective LOC depuis l'intérieur de la paire BSPEC/ESPEC n'est pas supportéedirective LOCAL doit être placé dans le code ou le datadirective invalide à l'intérieur de paquetsdésactiver les avertissements à propos de symboles qui correspondent à des instructionsdiscrimateur plus petit que zérodéplacement trop grandle déplacement doit être un nombre non signé de 8 bitsdéplacement provoque un débordement du champ de 12 bitsdéplacement provoque un débordement du champ de 8 bitsdéplacement pour définir le symbole %s provoque un débordement du champ de 12 bitsdéplacement pour définir le symbole %s provoque un débordement du champ de 8 bitsdéplacement pour symbole indéfini %s provoque un débordement du champ de 12 bitsdéplacement pour symbole indéfini %s provoque un débordement du champ de 8 bits déplacement trop grand (%d)déplacement trop grand pour cette architecture; a besoin de 68020 ou plusdiv / mul sont des instructions réservéesdivision par zérodivision par zérodivision par zéro lors de l'initialisation de « %s »dla utilisé pour charger un registre 32 bits; il est recommandé d'utiliser lane pas afficher de messages d'erreur verbeuxne pas avertir en cas d'utilisation d'une fonctionnalité dépréciéen'est pas pairé avec le début %s%s à %s:%dn'utilisez pas la syntaxe Rn-Rm avec un pas non unitairela valeur de décalage dsp immédiate n'est pas une constante!tlsgd!%ld en double!tlsldm!%ld en double« .else » en doubledirective .fnstart en doubledirective .handlerdata en doubledirective .personality en doubledirective .personalityindex en doubleinstruction %s en doublemacro %s en double« %s » en doublespécificateur de bit psr en doubleles éléments doivent être plus petits que la région inversée« else » sans « if » correspondantemit_one_bundle: opérande dynamique inattenduétiquette de champ vide pour ISnom de symbole vide dans .def; ignoréliste de registres vectoriels videémulations non traités dans cette configurationfin du fichier après la présence d'un seul caractère apostrophe; \0 inséréfin du fichier dans le commentairefin de fichier dans le commentaire; nouvelle ligne inséréefin de fichier dans le caractère d'échappementfin de fichier dans un commentaire multilignesfin du fichier dans la chaîne; « %c » inséréfin de fichier à l'intérieur d'un conditionnelfin du fichier n'est pas à la fin de la ligne; nouvelle ligne inséréefin de macro à l'intérieur d'un conditionnelfin de la liste des registres vectoriels pas trouvéeerreur de fin de ligne« endf » sans « for »« endi » sans « if » correspondantdernier registre doit être r15« endw » sans « while »taille d'entité pour SHF_MERGE non spécifiéeinstruction d'entrée avec décrémentation de pile < 16erreur lors de la vérification du débordement – assembleur endommagéerreur de construction %s table pseudo-op: %serreur lors de l'analyse de la liste élément/structureerreur lors de l'initialisation des fanions de « %s »: %serreur lors de l'initialisation des fanions pour « .sbss »: %serreur: directive #foo() non supportée utilisée sur un symboletaille estimée
estimate_size_before_relax a été appelénuméro paire de registre requisnuméro pair de registre requisexcès d'opérandes: « %s »#constante attendu#n attendu comme premier argument de %s%c attendu« , » attendue après le nom de section« , » attendue après le nom de symbole« , » attendue après la taille du symbole« ] » attendu au lieu de %c dans « %s », <constante> attendu.L, .W ou .B attendu pour le registre dans le mode d'adressage indexé0 opérande attendu pour l'étiquette générée0 ou 1 attenduopérande <Rm> ou <Dm> ou <Qm> attendu<nn> attendu<offset>, <opcode> attendu<reg>, <reg> attendu<étiquette> , <valeur> attendu@(exp, reg16) attenduregistre vectoriel ARM ou MVE attenduregistre EP attenduLR attenduregistre MVE attendu [q0..q7]«%s» aurait déjà dû être fixé pour .vtable_inheritun nom %s est attendu suivi par une « , »expression d'adresse attenduealignement attendu après la tailleparenthèses fermante attenduevirgule attenduevirgule attendue après « %s »virgule attendue après le nom de l'instructionvirgule attendue après l'opcode majeurvirgule attendue après le nomvirgule attendue après le nom « %s »virgule attendue après le nom « %s » dans la directive .localentryvirgule attendue après le nom « %s » dans la directive .sizevirgule attendue après le nom dans .symvervirgule attendue après le nom dans .vtable_entryvirgule attendue après le nom dans .vtable_inheritvirgule attendue après le mode de registrevirgule attendue après un numéro de registrevirgule attendue après le nom de symbolevirgule attendue après le nom de symbole: reste de la ligne ignoré.virgule ou deux points attendus après le nom de symbole: reste de la ligne ignorévirgule attendue comme séparateurexpression constante attendue comme premier argument de %sexpression constante attendue, %s obtenuconstante dans la plage 2..16 attendueconstante ou nom de registre attendu comme argument de insn RPTvaleur constante attendue comme argument de RPTtype élément attendu plutôt qu'un type vectorielexpression attendueexpression attendue, %s obtenule patron de remplissage attendu est manquantle premier argument de %s était attendu dans la plage 1-4index attenduconstante numérique attendueun opérande attendu pour le littéral généréchaîne entre apostrophes attendueregistre attenduregistre attendu comme second argument de %sliste de registre attenduenom de registre ou constante attendu comme premier argument de %snombre simple attendusymbole attendunom de symbole attendumode d'adressage valide attendu pour mova: "@(disp, ea.sz),ERn"la valeur du premier argument de %s aurait du tenir dans 20 bits} attendu%c attendu près de %s) attendu] attendu« ) » attendu après le facteur d'échelle dans « %s »« , » ou « ) » attendu après le registre de base dans « %s »« , » ou « ) » attendu après le registre d'index dans « %s »opérandes délimités par des virgules sont attendusopérandes de registres délimités par des virgules sont attendusregistre de contrôle attenduON ou OFF attendu après .listregistre d'index ou facteur d'échelle attendu après « , »; a obtenu « %c »instruction de branchement indirect attendue après « notrack »registre indirect « ($rA) » attenduregistre indirect « ($rX) » attenduinstruction verrouillable attendue après l'instruction « lock »mnémonique attendue; rien de trouvéchaîne d'opcode attendu en mode auto testopérande attendu après « , »; rien de trouvéopérande attendu avant « , »; rien de trouvépréfixe attendu; rien de trouvéregistre attendufacteur d'échelle attendu de 1, 2, 4, ou 8: a obtenu « %s »instruction de branchement valide attendue après « bnd »{ attenduexpression n'entre pas dans un OCTETexpression n'entre pas dans un MOTerreur dans l'expressionl'expression doit être une constanteexpression hors limite: utilise 0 par défautexpression hors limite: utilise 1 par défautexpression trop complexeinstruction étendue dans la plage de délai de branchementinstruction étendue dans la plage de délaiopérande étendu demandé mais non requiseil n'est pas permis d'étendre le décalageextension « %s » n'est pas reconnuel'extension ne s'applique pas à l'architecture de basearguments superflus pour .LABEL sont ignorés.caractères superflus « %s » à la fin de l'expression constante « %s »caractères superflus « %s » à la fin de l'expression immédiate « %s »caractères superflus « %s » à la fin de l'opérande « %s »caractères superflus « %s » à la fin de l'opérande absolu « %s »accolade fermante superfluedeux-points supplémentairevirgule supplémentairepoint supplémentaireaccolade ouvrante superflueles trucs supplémentaires sur la ligne sont ignoréscaractères superflus à la fin du type de section numériqueshift superflu dans l'opérande de l'instruction de shifta échoué pour %d
échec de la vérification de l'état de santé du registre général.échec de la vérification de l'état de santé du regnum.la vérification de l'état de santé a échouéla vérification de l'état de santé a échoué.la vérification de l'état de santé a échoué: long_jumpla vérification de l'état de santé a échoué: short_jumpla vérification de l'état de santé du cas spécial insn a échoué échec à l'assemblage de l'instruction : « %s »échec lors de l'analyse des fanionséchec de lecture de la table d'instructions %s
erreur lors de l'initialisation des fanions de « %s »: %séchec de l'initialisation des sous-sections par symboleséchec d'initialisation des informations de débug: %s.file factice après un vrai fichierla fréquence de transfert implicite (fall through frequency) doit être plus grande que 0champ fx_size trop petit pour contenir %lutaille du champ doit être 16 quand la valeur est relocalisablevaleur du champ « %s » trop complexe pour un champ de bitsvaleur du champ tronquéelargeur du champ « %s » trop complexe pour un champs de bitslargeur du champ %lu trop grande pour s'insérer dans %d octet: tronqué à %d bitslargeur du champ %lu trop grande pour s'insérer dans %d octets: tronqué à %d bitscinquièmele fichier s'est terminé avec un bloc IT ouvert.le fichier s'est terminé avec un bloc VPT/VPST ouvert.fichier non trouvé: %sle numéro de fichier %lu est trop grandnuméro de fichier %u déjà allouéle numéro du fichier est plus petit que unle fichier a été compilé en supposant que toutes les données seraient dans la région de la mémoire basse mais la région haute est utiliséele fichier a été compilé en supposant que les données pourraient être dans la région de la mémoire haute mais la région de données basse est exclusivement utiliséele fichier a été compilé pour l'ISA 430 mais l'ISA %s est sélectionnéele fichier a été compilé pour l'ISA 430X mais l'ISA 430 est sélectionnéele fichier a été compilé pour le modèle de mémoire grande mais le modèle de mémoire petite est sélectionnéle fichier a été compilé pour le modèle de mémoire petite mais le modèle de mémoire grande est sélectionnénom de fichier passe outre une frontière de pagemotif de remplissage trop long, tronqué à %upremierle premier et second opérandes seront les mêmes registresle premier opérande est un nombre en virgule flottantele premier opérande est trop grand pour un entier signé de 16 bitsle premier opérande est trop grand pour un déplacement de 24 bitspremier registre doit être r4le premier registre de transfert doit être paircorrectifs n'ont pas tous été déplacés à partir de %sfanion pour instruction {c}psr attenduregistre de virgule flottante devrait être pair, était %dle format float16 ne peut pas être défini plus d'une fois, ignoréarguments en virgule flottante sont dans les registres FPconstante en virgule flottante trop grandenombre flottant invalidenombre flottant invalide; zéro assuméexpression en virgule flottante attendueformat = %s
noms de format uniquement valable dans des paquetsrepéré %d opérande pour « %s »: %d attendusrepéré %d opérandes pour « %s »: %d attendus« %c » trouvé, attendait: « %c »quatrièmeenregistrement fr_mem avant l'enregistrement de région !fr_var %lu < longueur %dfr_var (%ld) < longueur (%d)valeur de bits de fraction hors limiteregistre de trame attendu, utilise $%dtaille de trame spécifiée deux foisenregistrement frgr_mem avant l'enregistrement de région !unité fonctionnelle déjà masquéel'unité fonctionelle est déjà masquée pour l'opérande %u de « %.*s »unité fonctionnelle déjà utilisée dans ce paquet d'exécutionle rebut après la spécification d'index est ignorérebut à la fin de la ligneinstruction suivie de rebutsgénérer du code PICgénérer « iret » 16 bits pour la directive .code16gccgénérer « %s » 32 bits contrairement aux versions précédentes de gasget_expanded_loop_offset: opcode invalideenregistrement gr_gr avant l'enregistrement de région !enregistrement gr_mem avant l'enregistrement de région !nom de groupe pour SHF_GROUP non spécifiéLa section de groupe « %s » n'a pas de signature de groupehandlerdata dans un cadre cantunwindnombres flottants matériel entrent en conflit avec le fpu spécifiédivision matérielleextension de boucle matériellele résultat est IMPRÉVISIBLE si le registre de base est dans la liste des registres pendant une réécriturevoici le « else » du conditionnel non terminévoici le « .else » précédentvoici le « .if » précédentvoici le début du conditionnel non terminéréadressage hi() utilisé sur une instruction qui ne le supporte pasréadressage hi0() utilisé sur une instruction qui ne le supporte pasbits supérieurs initialisés dans l'expression de la liste des registreshint ne peut pas être utilisé dans une unité Bhint dans une unité B pourrait être traité comme un nophint.b pourrait être traité comme un nophint.b ne devrait pas être utiliséi386_output_nops appelé pour générer des nops d'au plus %d octets !registre de contrôle iWMMXt attenduregistre de donnée ou de contrôle iWMMXt attenduregistre de donnée iWMMXt attenduregistre scalaire iWMMXt attenduia64.md_begin: ne peut adresser par hachage « %s »: %sidentificateur+constante@%s signifie identificateur@%s+constantesi le registre de réécriture est dans la liste, il doit être le plus bas dans la listetentative ignorée de redéfinition du symbole « %s ».ignore la tentative de redéfinir le registre intégré « %s »tentative ignorée de redéfinition du symbole %signore la tentative de supprimer la définition du registre intégré « %s »ignore la tentative d'utiliser .unreq sur un nom de registre fixe: « %s »mauvais alignement ignoréchangement d'attributs de section ignoré pour %schangement d'entité de taille de section pour %schangement de type de section ignoré pour %son ignore le délimiteur « : » supplémentaire de « -rename-section »ignore la valeur de remplissage dans la section absolueignore la valeur de remplissage dans la section « %s »type de section incorrect de %s a été ignoréignore la spécification invalide de '-rename-section': « %s »ignore la sortie de la macro en dehors d'une définition de macro.opérandes ignorées: %s ignore la redéfinition de l'alias du registre « %s »iif conversion interne pcrel/binaryiif conversion interne pcrel/pointeurtaille de réadressage %s illégale: %ddirective .stab%c illégale, mauvais caractèreexpression .stabx illégale; zéro assuméindirection double illégaleexpression illégaleopérande de registre immédiat illégal %sréférence indirecte illégaleopcode %s illégal pour MCU %sopérande illégalopérande illégal - nom de registre repéré alors qu'aucun n'était attenduopérandes illégauxplage de versions matériel cibles illégaleregistre illégal après @registre illégal après @-registre illégal inclus dans la listenuméro de registre illégalutilisation illégale de la resource dans un paquetutilisation illégale du registre de contrôleutilisation illégale du registre du coprocesseurimm3imm5 devrait être >= 2immédiat 0 ne peut être utilisé iciimmédiat 1 ou 2 attenduune valeur immédiate ne peut pas être déplacée par une seule instructionla constante immédiate est valide à la fois comme champ de bits et comme valeur en virgule flottante (en utilisant la valeur fp)préfixe # attendu avec une expression immédiatela valeur immédiate à des bits mis en dehors de la taille de l'opérandeimmédiat n'est pas une puissance de deuximmédiat doit être 1 ou 2l'immédiat doit être un multiple de 2 dans la plage +/-[0,254]l'immédiat doit être un multiple de 4 dans la plage +/-[0,508]l'immédiat doit être un multiple de 8 dans la plage +/-[0,1016]immédiat doit être soit 1, 2, 4 ou 8l'immédiat doit être dans la plage +/-[0,127]offset immédiat pas aligné sur 2 octetsoffset immédiat pas aligné sur 4 octetsoffset immédiat est hors limiteopérande immédiat attendu dans la plage [1,16]opérande immédiat attendu dans la plage [1,8]opérande immédiat illégal avec un saut absoluopérande immédiat ne correspond pasopérande immédiat est trop grandopérande immédiat requisopérande immédiat requiert iwMMXt2la somme des opérandes immédiats est plus grande que 32valeur immédiate hors limitevaleur immédiate hors limite pour une insertionvaleur immédiate hors limite pour une opération de rétrécissementvaleur immédiate hors limite pour un décalageimmédiat trop grand (plus grand que 0xF)valeur immédiatevaleur immédiate %d hors des limites %d à %dvaleur immédiate %llu hors des limites %u à %luvaleur immédiate %u hors des limites %u à %uvaleur immédiate 0x%x tronquée à 0x%xvaleur immédiate 48 ou 64 attenduevaleur immédiate hors limitela valeur immédiate doit être un multiple de %d à l'opérande %d — « %s »valeur immédiate pas permise quand la source et la destination diffèrentvaleur immédiate hors limitevaleur immédiate hors limite valeur immédiate hors limite: limité à [0, 16]valeur immédiate hors limite: limité à [1, 32]zéro immédiat attenduarguments inappropriés pour l'opcode « %s »arguments inappropriés pour l'opcode « %s »fanion %i incompatible dans la directive de lignetypes inconsistants dans une instruction Neonutilisations inconsistantes de .cfi_sectionscondition incorrect dans le bloc ITcondition incorrect dans le bloc VPT/VPSTformat incorrect pour une instruction de multiplication parallèlenombre d'opérandes incorrect dans la première instructionnombre d'opérandes incorrect dans la seconde instructionRegistre incorrect « %s%s » utilisé avec le suffixe « %c »registre incorrect dans la liste des registresnuméro de registre incorrect, ignoréregistres index et de destination devraient être distinctsindex doit être 0 ou 1l'index doit être dans la plage 0 à 3index pas permis dans une liste de registresoffset d'index hors limiteregistre d'index recouvre le registre de transfertregistre d'index spécifié mais est zérovaleur d'index trop grande pour %sle registre indexé doit être plus petit que 16le registre indexé doit être plus petit que 8registre vectoriel indexé attendu%s indirect sans « * »insertion de « %s » dans la table de hachage des alias %s a échoué: %sinsertion de « %s » dans la table de hachage des noms %s a échoué: %sinsertion de « %s » dans la table de hachage des chaînes: %sinsertion de « %s » dans la table de symboles a échoué: %sinsertion de « %s » dans la table de hachage d'étiquettes: %sinsn ne peut être combiné avec un traitement parallèle insninsn ne peut être combiné avec non nopxinsn ne peut être combiné avec non nopyinsn ne peut être combiné avec pmulsl'instruction %s ne peut pas suivre une autre instruction E/S.l'instruction %s ne peut pas suivre une autre instruction qui accède à la mémoire.l'instruction %s requiert %d opérandel'instruction %s requiert %d opérandesinstruction %s requiert un mcu MSP430Xinstruction %s requiert l'activation de l'extension AUDIOinstruction %s requiert l'activation de l'extension DIV & DX_REGSinstruction %s requiert l'activation de l'extension DX_REGSinstruction %s requiert l'activation de l'extension FPUinstruction %s requiert l'activation de l'extension FPU_DPinstruction %s requiert l'activation de l'extension FPU_MACinstruction %s requiert l'activation de l'extension FPU_SPinstruction %s requiert l'activation de l'extension STRINGinstruction %s requiert l'activation de l'extension dspinstruction %s requiert l'activation de l'extension de performanceinstruction %s requiert l'activation de l'extension de performance IIinstruction %s requiert l'activation de l'extension zoll'instruction %s.a n'existe pasinstruction %s: résultat est toujours fauxinstruction %s: résultat est toujours vraiinstruction « %.*s » ne peut pas être transformée en prédicatinstruction « %s » ne peut être exécutée en parallèle.instruction « %s » est valable seulement pour le M32R2instruction « %s » est valable seulement pour le M32RXinstruction « %s » pas permise après « xacquire »l'instruction « %s » n'est pas supportée en dehors du mode protégé.l'adresse de l'instruction n'est pas un multiple de %dl'adresse de l'instruction n'est pas un multiple de 16l'adresse de l'instruction n'est pas un multiple de 2l'adresse de l'instruction n'est pas un multiple de 8l'instruction ne peut pas être conditionnellel'instruction n'opère pas sur des valeurs par pairesl'instruction n'accepte pas un adressage relatif au PCl'instruction n'accepte pas un adressage pré indexél'instruction n'accepte pas un index de registrel'instruction n'accepte pas un index de registre mis à l'échellel'instruction n'accepte pas ce mode d'adressagel'instruction n'accepte pas un adressage désindexél'instruction n'autorise pas un index décalél'instruction n'accepte pas l'adressage désindexél'instruction ne supporte pas la réécriturel'instruction ne prend pas un type de blocforme d'instruction pas supportée par cette architecture.l'instruction accède implicitement à R31 du chargement précédent.l'instruction est toujours non-conditionnellela longueur de %u octets pour l'instruction dépasse la limite de 15l'instruction a besoin d'un code de prédication de vecteur MVEmnémonique d'instruction trop longue : %sinstruction non permise dans un bloc ITinstruction pas supportée en mode Thumb16instruction requiert une étiquetteinstruction requiert une étiquette ou une valeur dans l'étendue -511:512Instruction requiert une étiquette SANS '$'l'instruction requiert un index de registrela séquence d'instruction (write a0, branchement, retw) peu déclencher un errata matérielles instructions écrivent dans le même registre de destination.registre entier 32 bits attenduregistre entier 64 bits attenduOpérande entier hors limiteregistre entier ou SP attenduregistre entier ou zéro attenduregistre entier attenduregistre entier attendu dans le registre opérande étendu/décaléregistre entier, zéro ou SP attenduconfusion interne: réadressage dans une section sans contenuerreur interne dans l'analyse des argumentserreur interne: [%s] code inattendu [%lx] dans le symbole froberreur interne: mauvaise valeur CFA #%derreur interne: mauvais type d'argument %cerreur interne: mauvais ID de propriété de fichier %derreur interne: opcode microMIPS erroné (longueur incorrecte: %u): %s %serreur interne: opcode microMIPS erroné (désaccord opcode/longueur): %s %serreur interne: mauvais réadressage #%derreur interne: index de la section de base hors limiteserreur interne: descripteur de l'opcode endommagé pour « %s %s »
erreur interne: ne peut exporter le type de réadressage %d (« %s »)erreur interne: ne peut adresser par hachage « %s »: %serreur interne: ne peut adresser par hachage « %s »: %s
erreur interne: le registre aux « %s » ne peut être hashé: %serreur interne: la macro « %s » ne peut être hashé: %serreur interne: l'opcode « %s » ne peut être hashé: %serreur interne: l'opcode « %s » ne peut être hashé: %serreur interne: ne peut installer un correctif pour le type de réadressage %d (« %s »)erreur interne: échec de l'allocation de %d pointeurs indirectsymbolerreur interne: correctif non contenu à l'intérieur du fragmenterreur interne: macro invalideerreur interne: opérande lookup/get a échouéerreur interne: perte de l'opcode: « %s» «%s »
erreur interne: plus de symboles mach-o indirects qu'attenduerreur interne: réadressage %d (« %s ») n'est pas supporté dans le format du fichier objeterreur interne: format DWARF2 inconnuerreur interne: attribut d'instruction inconnu: 0x%08xerreur interne: état de vérification nop inconnuerreur interne: nom d'option « %s » inconnuerreur interne: vasprintf a échouéerreur interne; ne peut générer le réadressage « %s »erreur interne ? ne peut générer le réadressage « %s »erreur interne ? ne peut générer le réadressage « %s » (%d, %d)échec interne dans parse_register_listinconsistence interne dans %s: bdap.w sans symboleinconsistence interne dans %s: bdapq pas de symboleproblème interne d'inconsistance dans %s: %lxproblème interne d'inconsistance dans %s: instruction externe %04lxproblème interne d'inconsistance dans %s: fr_subtype %dproblème interne d'inconsistance dans %s: fr_symbol %lxproblème interne d'inconsistance dans %s: instruction %04lxproblème interne d'inconsistance dans %s: symbole résoluproblème interne d'inconsistance: %s appelé pour %d octetsréadressage interne (type: IMMÉDIAT) n'est pas corrigéinterne: BFD_RELOC_MMIX_BASE_PLUS_OFFSET n'est pas résolu vers la sectioninterne: expression GREG non résolue vers la sectioninterne: mauvais opcode RISC-V (bits 0x%lx indéfinis): %s %sinterne: opcode RISC-V erroné (erreur de masque): %s %sinterne: opcode RISC-V erroné (type d'opérande inconnu « %c »): %s %sinterne: opcode RISC-V erroné (type d'opérande inconnu « C%c »): %s %sinterne: opcode RISC-V erroné (type d'opérande inconnu « CF%c »): %s %sinterne: opcode RISC-V erroné (type d'opérande inconnu « F%c »): %s %sinterne: mauvais opcode mips (bits 0x%08lx définis): %s %sinterne: mauvais opcode mips (bits 0x%08lx défini deux fois): %s %sinterne: mauvais opcode mips (bits 0x%08lx indéfinis): %s %sinterne: opcode mips erroné (erreur de masque): %s %serreur interne: ne peut adresser par hachage « %s »: %sinterne: mmix_prefix_name mais le préfixe est videinterne: argument « %d » inattendu pour msp430_object_attributeinterne: type de relaxation inattendue %d:%dinterne: étiquette %s non traitéeinterne: type d'opérande inconnu : %s %sréadressage interne (type: OFFSET_IMM) n'est pas corrigévecteur d'interruption pour l'instruction trap est hors limiteoption %s invalide pour le processeur %svaleur de -malign-branch-boundary= invalide : %svaleur de -malign-branch-prefix-size= invalide : %soption -malign-branch= invalide: « %s »option -march= invalide: « %s »option -mavxscalar= invalide: « %s »option -mevexlig= invalide: « %s »option -mevexrcig= invalide: « %s »option -mevexwig= invalide: « %s »option -mfence-as-lock-add= invalide: « %s »option -mmnemonic= invalide: « %s »option -momit-lock-prefix= invalide: « %s »option -moperand-check= invalide: « %s »option -mrelax-relocations= invalide: « %s »option -msse-check= invalide: « %s »option -msyntax= invalide: « %s »option -mtune= invalide: « %s »option -mvexwig= invalide: « %s »option -mx86-used-note= invalide: « %s »<arch> invalide dans --march=<arch>: %svaleur @slotcount invalideexpression BSPEC invalidemauvaise expression FPA immédiateregistre HI invalide avec une immédiatINST invalide dans la ligne de commande : %sexpression LOC invalideparamètre NaN invalide -mnan=%sopérande relatif au PC est invalideexpression PLT invalide « %s »adresse VSIB invalideWakeOnStatus %ld invalideadresse WideBux XFR %ld invalideabi invalide -mabi=%sregistre accumulateur invalideadresse invalidemode d'adressage invalideextension d'architecture invalidearchitecture invalide -A%sarchitecture invalide -xarch=%sarchitecture invalide -z%soption d'architecture invalide -m%s, ignoréeargument « %s » invalide pour -fdebug-prefix-maptentative invalide de déclaration d'un nom de version externe comme nom par défaut pour le symbole « %s »argument invalide pour auto-litpool-limitargument invalide pour auto-litpool-limit (la plage est 100-10000)type de barrière invalideregistre de base invalide pour un registre de décalageopérande de branchement invalidedécalage d'octets de branchement invalidenom d'opération de cache invalidecaractère %s invalide au début de l'opérande %d « %s »caractère %s invalide avant l'opérande %dcaractère %s invalide dans la mnémoniquecaractère invalide %s dans l'opérande %dcaractère invalide en entréeopérande de coprocesseur invalidecondition invalidecode de condition « %s » invalidenom du code de condition invalideoption de configuration « %s » invalide dans la règle de transition « %s »constante invalideconstante invalide (%lx) après le correctifdécalage de table constant %ld invalideconstante invalide: expression %d bits n'est pas dans la gamme %d..%dconstante invalide: expression %d bits n'est pas dans la gamme %u..%uconstante invalide: %d n'est pas un entier aligné sur un motconstante invalide: expression 10 bits pas dans la gamme [-2^9, 2^9-1]constante invalide: expression 20 bits pas dans la gamme -2^19..2^19-1constante invalide: expression 25 bits pas dans la gamme [-16777216, 16777215]constante invalide: expression 32 bits n'est pas dans la gamme [-0x80000000, 0x7fffffff]constante invalide: expression 32 bits n'est pas dans la gamme [0, 0xffffffff]constante invalide: expression 32 bits pas alignée sur un motconstante invalide: expression de bit non définienom de registre de contrôle invalidetaille de données %d invalidetaille de déplacement par défaut invalide « %s ». Utilisera par défaut %d.opérande de mémoire destination invalideregistre de destination invalideliste de registres destination invalideregistre de destination invalideélément de sélecteur invalidetaille d'élément %d invalide et combinaison %c de taille de vecteurboucle vide invalideexpression invalide pour l'opérande %i de « %s »expression invalide dans chargement/stockage multiplesexpression invalide dans l'adressefanion « %s » invalidenombre en virgule flottante invalidetype de nombre en virgule flottante « %s » invalidepaire de registres en virgule flottante invalide. Les opérandes valables pour une paire de registres fp sont 0, 1, 4, 5, 8, 9, 12 ou 13.constante en virgule flottante erronéequatrième registre invalidetaille de cadre invalideexpression hvc invalideidentificateur invalide pour « .ifdef »immédiat invalideposition du champ immédiat invalideimmédiat invalide pour le calcul d'adresse (valeur = 0x%08lX)immédiat invalide pour un calcul d'adresse de piletaille immédiate invalidevaleur immédiate invalideimmédiat invalide: %ld est hors limitetaille d'index invalide pour un « coldfire »taille de registre indirect invalidemauvaise instruction « %s » après « %s »instruction invalide pour cette architecture; a besoin de mauvaise forme d'instructiontaille d'instruction choisie invalide (%d)suffixe d'instruction invalidedernière instruction invalide pour une boucle avec zéro-overheadle champ de longueur spécifié est invalidelongueur invalide pour la directive .scommoption de listage invalide « %c »constante littéral invalide: le bassin doit être plus prèslrlive « %lu » invalidemachine invalide « %s »mode machine « %s » invalideopérande mémoire invalidemauvaise taille de fusion d'entitémode invalideregistre d'adresse movx invalideregistre dsp movx invalideregistre d'adresse movy invalideregistre dsp movy invalidesuffixe néon invalide pour une instruction non néonnombre invalidenombre de registres invalide dans la liste, %d registres sont attendus à l'opérande %d — « %s »nombre de registres invalide dans la liste, seulement 1 registre est attendu à l'opérande %d — « %s »expression d'offset invalideoffset invalide, cible n'est pas alignée sur une frontière de mot (0x%08lX)offset invalide, valeur trop grande (0x%08lX)opcode invalideopcode « %s » invalide dans la règle de transition « %s »opérande invalideopérande invalide (section %s) pour « %s »opérande invalide (section %s) pour « %s » en définissant « %s »opérande invalide dans ldmopérande invalide dans stmmode d'opérande invalide pour cette architecture; a besoin de 68020 ou plusopérande invalide ()+opérande invalide -()opérande invalide de S^#mauvaise taille d'opérande demandéesuffixe d'opérande invalideopérande invalide pour la directive .code (%d) (attendu 16 ou 32)opérande invalide pour l'opcode %s: « %s »opérandes invalidesopérandes invalides (sections %s et %s) pour « %s »opérandes invalides (sections %s et %s) pour « %s » en définissant « %s »opérandes invalide pour l'op cross-unitopérandes invalides pour opcodeopérandes invalides pour l'opcode %s: « %s »encodage invalide ou non supporté dans .cfi_lsdaencodage invalide ou non supporté dans .cfi_personalityadresse relative au PC invalideregistre de performance invalidenom d'opération pref invalidepriorité « %lu » invalidepseudo opération invalidele registre quickrot spécifié est invalidel'unité quickrot spécifiée est invalidelimite invalide dans la liste des registres vectorielsregistre invalideregistre %s invalideregistre « %s » invalide pour l'instruction « %s »expression de registre invalideregistre invalide pour l'accès mémoireliste de registres invalideliste de registres invalide pour les instructions push/popmasque de registre invalidenom de registre invalidenuméro de registre invalide (%ld) pour « %s »numéro de registre invalide (%ld) pour l'instruction « %s »numéro de registre invalide: %d n'est pas dans [r0--r7]opérande registre invalideopérande n°1 de registre invalideopérande n°2 de registre invalideopérande n°3 de registre invalideopérande n°4 de registre invalidetaille d'opérande de registre invalide pour « %s »opérande de registre invalide : %splage de registre invalidetype de registre %d invalideregistre invalide: r15 illégalrésultat de relâche de fragment invalideexpression de réadressage invalideréadressage invalideréadressage %s invalide pour le champexpression de réadressage invalideréadressage invalide pour l'instruction « %s »réadressage invalide pour le champréadressage invalide pour l'instructionréadressage invalide pour l'opérande %d de « %s »réadressage invalide pour l'opérande %i de « %s »réadressage invalide dans la position d'instruction %irotation invalidemode d'arrondi incorrectregistre scalaire invalide dans la listesegment invalide « %s »décalage invalidedécalage invalide pour le mode d'adressage de l'offset du registreopérateur de décalage invalidevaleur de décalage illégale: %ldforme courte d'un opérande immédiat en virgule flottante invalidetaille de nop seul invalide: %d (valeur attendue entre [0, %d])expression smc invalideopérande de mémoire source invalideregistre source invalideliste de registres source invalideunité source invalidesuffixe invalidesuffixe invalide après le registre.expression swi invalideoption invalide -m%sopérande symbolique invalidesyntaxe invalidesyntaxe invalide pour le directive .dnsyntaxe invalide pour le directive .qnsyntaxe invalide pour le directive .reqsyntaxe invalide pour le directive .unreqnom de registre système invalideversion matérielle cible invalidetype invalide pour le bassin de littéralesvaleur d'opérande non étendue invalideopcode unwind incorrectutilisation invalide de « =immediate »utilisation invalide du réadressage %sutilisation invalide de « MSL »utilisation invalide de « MUL »utilisation invalide d'un décalage de registre 32 bitsutilisation invalide d'un décalage de registre 64 bitsutilisation invalide de l'opérateur « %s »mauvaise utilisation d'un registre vectorielvaleur invalide pour un registre à usage spécialregistre vectoriel invalide dans la listenom de registre vectoriel invalidemasque d'écriture « %s » invalidemasque de zérotage « %s » invalidevaleur de is_stmt n'est pas 0 ou 1le numéro isa est plus petit que unsaut pas à 3..10 octets (est %d)sauter par dessus les nop de remplissage hors de portéecible du saut hors limitecible du saut hors limite; aucun trampoline adéquat trouvésaut vers un symbole dans un autre mode ISAsaut vers une adresse mal alignée (0x%lx)rebuts « %s » après l'expressionrebut « %s » après le registrerebut après l'opérande %u de « %.*s »rebut à la fin de la ligne, premier caractère non reconnu est « %c »rebut à la fin de la ligne, premier caractère non reconnu évalué en 0x%xrebut à la fin de la ligne: « %s »rebut à la fin de la ligne: « %s »rebut à la fin de la chaîne de machine, le premier caractère non reconnu est « %c »rebut trouvé après l'instruction : %s.%s« la » doit être utilisé avec un symbole. « %s »la utilisé pour charger une adresse 64 bits; il est recommandé d'utiliser dlaétiquette « $%d » redéfinieétiquette « %d$ » redéfiniel'étiquette « %s » n'a pas été définie dans cette section dwarfétiquette après « || »étiquette après le prédicatétiquette pas au début du paquet d'exécutionles étiquettes ne sont pas valables dans des paquetsétiquette manquanteétiquette manquante  dernier registre doit être r7ldr vers le registre 15 doit être aligné sur 4 octetsldrd/strd exige une paire de registre paire:impairel'opérande leb128 est un symbole indéfini: %sopérande de gauche est un grand nombre; entier 0 assuméopérande de gauche est un nombre flottant; entier 0 assumélongueur n'est pas nécessairelongueur de .comm « %s » est déjà %ld. N'a pas été changé pour %ld.longueur de .lcomm « %s » est déjà %ld. N'a pas été changé à %ld.étiquette li rd n'est pas une forme d'instruction correctedésaccord de l'ABI libbfdligne %d: rep ou repi doit inclure au moins 4 instructionsligne %d: type de réadressage inconnu: 0x%xnuméro de ligne (%d) pour la directive .stab%c ne peut s'insérer dans le champ d'index (20 bits)numéros de lignes doivent être positifs; numéro de ligne %d rejetéle registre de lien doit être dans un registre avec un numéro basl'unité de registre de lien doit être parmi %sinsertion dans le pool littéral a échouéposition de bassin de littéraux requise avec text-section-literals; spécifié le avec .literal_positiondébordement du pool de littérauxlittéral référencé à travers une frontière de sectionmode d'adressage lk sont invalides pour un mode d'adressage par registre adressant la mémoirela pseudo instruction lmi ne devrait pas utiliser une étiquette dans le champ immregistre LO requisréadressage lo() utilisé sur une instruction qui ne le supporte paschargement du même registre dans une opération parallèleétiquette locale « %s » n'est pas définielong saut (jump) requisune boucle contenant moins de trois instructions peut déclencher un errata matériella constante de décompte de boucle %ld est hors des limites [1..%d]la fin d'une boucle trop proche de la fin d'une autre boucle peut déclencher un errata matérialboucle cible ne réfère pas à une instruction de boucle dans la sectionboucle: déplacement 32 bits non supportéregistre inférieur (r0-r15) attendu, pas '%.100s'16 bits inférieurs du masque sont ignorésl'expression lui n'est pas dans les bornes 0..1048575fonctionnalités m68k et cf sélectionnées toutes les deuxmacro %s n'est pas encore implémentéel'instruction macro a été étendue dans une instruction de mauvaise taille dans un slot d'un branchement 16 bits différél'instruction macro a été étendue dans une instruction de mauvaise taille dans un slot d'un branchement 32 bits différéinstruction macro étendue en de multiples instructionsl'instruction macro a été étendue en de multiples instructions dans un emplacement de branchement différémacro requiert le registre $at alors qu'il n'est pas effectifmacro requiert $at alors que $at est utilisémacro utilisée $at après ".set noat"macros imbriquées trop profondémentl'opcode majeur n'est pas trié pour %sl'opcode majeur n'est pas dans la plage [0x%02x - 0x%02x]liste de registre mal formée dans push/popmasque pas sur un opérande de destinationle masque élague les bits de l'opcode pour %sregistres masque, index et de destination doivent être distinctsregistres masque, index et de destination devraient être distinctsopérandes correspondants au opcodemd_apply_fix: r_type 0x%x inconnu
md_estimate_size_before_relax
destination mémoire nécessaire pour l'instruction « %s » après « xrelease »l'opcode mineur n'est pas dans la plage [0x00 - 0x3f]destination de branchement mal alignéedonnées mal alignéesdécalage désalignépas de concordance entre la taille du opcode et celle de l'opérandepas de concordance entre le registre et le suffixenon concordance du format « %s »: #slots = %d, #opcodes = %d.eb ne concorde pastypes d'élément/structure en désaccord dans la listeparenthèses non concordantes.procend mal positionnéopérande PIC mal positionné« %c » manquant« ) » manquant« ] » manquant+ manquant.end manquant.end manquant à la fin de l'assemblage.end ou .bend manquant à la fin du fichier.endp manquant avant .cfi_startproc.fnstart manquant avant la directive de déroulement.func manquant.proc manquant= manquantfanions CPS manquantsnom de DSP manquant « %s »[ manquant] manquant« ) » manquante« ) » manquante après les paramètres formels dans la définition de la macro « %s »« .end » manquant« ] » manquant« lock » manquant avec « %s »« } » manquant« } » manquante dans « %s »nom d'abi manquant « %s »alignement manquantindice d'alignement manquantextension d'architecture manquantenom d'architecture manquante « %s »argument manquantargument manquant pour la directive %s_checkséparateur d'argument « , » manquant pour .cpsetuptype de bloc manquantdécompte de break manquantargument d'appel manquantsignature d'appel manquanteclasse manquanteapostrophe de fermeture manquant; (assumé)« " » fermant manquant« %c » fermant manquantaccolade fermante manquanteparenthèses fermante manquantevirgule manquantevirgule manquante après la constante de insn
virgule ou deux-point manquantcode de condition manquant dans la directive de contrôle structuréearchitecture cpu manquantenom de cpu manquant « %s »« do » manquanttaille d'élément manquantenom du mode d'émulation manquantexpression manquanteexpression manquante dans la directive .abiversionexpression manquante dans la directive .localentryexpression manquante dans la directive .sizefanions manquants: « P », « N » ou « Z » requisnom de fpu manquant « %s »taille de cadre manquanteexpression immédiate manquanteétiquette manquanteexpression locale manquanteindex local manquantparamètre du modèle manquantnom manquantdécalage manquantoffset manquant dans l'adressage pré indexéopérande manquantopérande manquant après la virguleopérande manquant; zéro assuméexpression d'offset manquante ou erronéeexpression de déplacement manquante ou invalide « %s »expression de déplacement invalide ou manquante « %s » alors 0 est assumé à sa placeexpression manquante ou invalide « %s »expression immédiate manquante ou invalide « %s »type de prédicat manquantnom de symbole réel manquanttype de réadressage manquantchaîne renommée manquanteargument réservé de current_memory/grow_memory manquantchamp de rotation manquant après la virguleséparateur manquantlongueur de décalage manquantetaille manquanteexpression de la taille manquanteexpression sizeof_stub manquantetaille de pile manquantechaîne manquantenom de symbole manquantindex de table manquant« then » manquant« to » ou « downto » manquanttype manquantsuffixe de type manquantvaleur manquantenom de version manquant dans « %s» pour le symbole «%s »plus de 65K de mots dans le bassinmov ne peut utiliser un port RD comme destination« || » multiples sur la même lignebranchements ou sauts multiples dans le même paquetspécifications multiples de conditionmultiples noms d'émulation spécifiésplusieurs formats spécifiés pour un paquet: utilise « %s »littéraux multiples dans l'expansionspécifications multiples movxspécifications multiples movyspécifications multiples de traitement parallèlemultiples prédicats sur la même lignemultiples sections remappés vers la section de sortie %sversions multiples [«%s»|«%s»] pour le symbole «%s»écritures multiples dans le même registredoit être @(r0,...)vous devez spécifier les extensions à ajouter avant celles à retirerun qualificatif PIC est requis avec le symbole. « %s »@GOT ou @GOTOFF requis. %salignement négatifcompteur négatif pour %s – ignoréeoctet de contrôle nop négatif, ignorédécalage négatiftaille négativevaleur négative ignorée dans %saucun opcode Power ou PowerPC n'a été sélectionné.blocs .bs imbriquésdirective .ent imbriquéesboucle pipelinée par le logiciel imbriquéesaut de ligne dans le titrenouvelle section « %s » définie sans attributs - cela pourrait causer des problèmes« next » en dehors de la boucle structuréepas de réadressage sur %d octetspas de « ( » correspondant à « ) »pas de « [ » correspondant à « ] »pas de pseudo-op .cprestore utilisé dans le code PICpas de pseudo-op .frame utilisé dans le code PICaucune architecture ne contient toutes les instructions utilisées
pas compilé avec le support pour x86_64 32 bitspas compilé pour le support de format de fichier objet de 64 bitspas compilé avec le support pour x86_64aucun pointeur de fichier courantpas de symbole d'entrée pour la fonction globale « %s »aucun nom de fichier après l'option -taucun nom de fichier après le pseudo-op .INCLUDEpas d'unité en virgule flottante spécifiéepas de type de fonction pour le réadressage PLTpas d'entrée hppa_fixup entry pour le correctif du type 0x%xaucun suffixe de mnémonique d'instruction fourni et pas d'opérande registre; ne peut déterminer la taille de l'instructionaucun suffixe de mnémonique d'instruction fourni; ne peut déterminer la taille de l'immédiataucune section dwarf XCOFF connue pour le fanion 0x%08x
pas de section précédente pour y retourner, ignorée.pas de fragment enregistré pour le littéralaucune relaxation trouvée pour cette instruction.pas de numéro de séquence après !%spas de modificateur de taille après le point, .w assumépas de tel modificateur d'architecture: « %s »pas de telle architecture: « %s »pas de telle instruction: « %s »pas de telle extension machine « %s »pas de définition GREG satisfaisante pour les opérandespas d'étiquette spécifiée pour %spas de façon de traiter .file à l'intérieur d'une section .ent/.endno-auto-litpools est incompatible avec auto-litpool-limitsaut non PIC utilisé dans la librairie PICexpression non absolue dams le champ de constantevaleur non absolue utilisée avec .space/.bes.%cleb128 non constant n'est pas supportécompteur d'octet n'est pas une constanteexpression n'est pas une constante dans la déclaration « .elseif »expression n'est pas une constante dans la déclaration « .if »décompte de remplissage non constant dans une section absoluegame de registres non contiguëopérande OPF n'est pas immédiat, ignorél'opérande non optionnel %d suit l'opérande optionnel dans %sréadressage non relatif au PC pour un champ relatif au PCn'est pas une instruction de 16 bits « %s »pas assez d'opérandes (%d) pour « %s »; attendu %dnombre (0x%s) plus grand que 32 bitsnombre plus grand que 64 bitsle nombre doit être positif et plus petit que %dnombre de jetons littéraux != 1non concordance du nombre d'opérandesLe nombre de registres doit être compris dans l'intervalle [1:4]une vue numérique peut uniquement être affirmée à zéroopérande d'adresse impaire: %lddéplacement impair à %xdistance impaire de branchement (0x%lx octet)distance impaire de branchement (0x%lx octets)nombre impaire ne peut être utilisé icinombre impair d'octets dans la description de l'opéranderegistre général impaire spécifié comme paire de registresregistre impaire ne peut être utilisé icioffset et base doivent provenir de la même unitéle décalage à une taille différente de la basel'offset dans l'opérande %u de « %.*s » n'est pas divisible par %ul'offset dans l'opérande %u de « %.*s » est hors limitel'offset doit être un multiple de %dl'offset doit être zéro dans l'encodage ARMl'offset n'est pas un multiple de 4offset hors limiteregistre de décalage attendudécalage vers une destination non alignéedécalage d'adresse trop grandvaleur d'offset hors limiteseul le décalage « LSL » est permisseul « MUL VL » est permisseul « MUL » est permisseulement les registres D et Q peuvent être indexésseulement les registres D peuvent être indexésseul le décalage LSL est permis en mode thumbseulement SUBS PC, LR, #const permisseule une expression constante est permiseseul des constantes de décalage sont supportées dans une section absolueseul le zéro en virgule flottante est autorisé comme valeur immédiateseul les registres lo sont permis avec un immédiatseuls les 16 bits inférieurs du premier opérande sont utilisésun type seulement devrait être spécifié pour l'opérandeseul r0 peut être utilisé comme registre de décompte d'octetseul le champs d'octet r0.bX de r0 peut être utilisé comme décompte d'octetseul r15 est permis iciseuls des types de blocs uniques sont permisseuls deux registres consécutifs VFP SP sont permis iciopcode %s pas trouvé dans la table de hachage des opcodesl'opcode « %s » n'est pas supporté pour la cible %sopcode « %s »: ne peut trouver la définition littéraleopcode « %s »: n'a pu analyser l'opérande « %s » dans « %s »opcode « %s »: pas d'opnom lié « %s » pour la pré condition dans « %s »opcode « %s »: la pré condition contient seulement des constantes dans « %s »opcode « %s »: le remplaçant n'a pas %d opopcode « %s »: le remplaçant n'a pas %d opsopcode « %s »: opérande « %s » non identifié dans « %s »opcode « NOP.N » non disponible dans cette configurationopcode « %s » n'est pas supporté pour la cible %sopcode n'a pas d'effetopcode manquant ou pas trouvé sur la ligne d'entréeopcode non supporté en mode « insn32 »opcode non supporté dans le mode « insn32 » « %s »opcode non supporté sur ce processeur: %s (%s)opcode pas valable pour cette variante de cpule réadressage spécifique à un opcode %s est utilisé en dehors d'une instructionles opcodes « %s » (emplacement %d) et « %s » (emplacement %d) ont tous les deux des accès de ports volatilesles opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même portles opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même registreles opcodes « %s » (emplacement %d) et « %s » (emplacement %d) écrivent dans le même étatouverture CFI à la fin du fichier; directive .cfi_endproc manquanteopérandel'opérande %d doit être %s — « %s »opérande %d doit être un immédiatl'opérande %d doit être une expression immédiatel'opérande %d doit être une constanteopérande %d doit être scalairel'opérande %d doit être le même registre que l'opérande 1 — « %s »opérande %d de « %s » a une valeur « %u » invalideopérande %d de « %s » a une valeur « %u » hors limiteopérande %d hors limiterecouvrement de l'opérande %d dans %sopérande %d: expression use illégale: « %s »opérande %s0x%lx hors limite.opérande %u de « %.*s » est en lecture seuleopérande %u de « %.*s » est en écriture seuleopérande %u de « %.*s » n'est pas un registre de base valideopérande %u de « %.*s » n'est pas une référence mémoire valideopérande %u de « %.*s » n'est pas valide comme registre d'adresse de retouropérande %u de « %.*s » n'est pas une constanteopérande %u de « %.*s » du mauvais côtél'opérande %u de « %.*s » est hors limiteopérande 1 doit être FPSCRerreur d'index d'opérande pour %sl'opérande n'est pas une constante absolueopérande n'est pas un immédiatdébordement du masque de l'opérandeopérandes ne concordent pas — « %s »opérande doit être un registre LRl'opérande doit être une constantel'opérande doit être une constante ou une étiquetteopérande doit être un multiple de 2opérande doit être un multiple de 4opérande doit être absolu dans les bornes %lx..%lx et non pas %lxopérande doit être absolu dans les bornes %u..%u et non pas %ldnombre d'opérandes ne concordent pasopérande hors limiteopérande hors limite (%d n'est pas entre %d et %d)opérande hors limite (%s n'est pas entre %ld et %ld)opérande hors limite, instruction a été étendueopérande hors limite: %ldopérande hors limite: %luopérande hors limite: 0x%lxdébordement de l'opérandel'opérande référence R%ld de l'instruction avant la précédente.l'opérande référence R%ld de l'instruction précédente.l'opérande référence le R%ld du chargement précédent.non concordance de la taille d'opérandela taille de l'opérande doit être spécifiée pour VMOV immédiatla taille de l'opérande doit correspondre à la largeur du registrenon concordance du type d'opérandeles types de l'opérande ne peuvent pas être inférésvaleur d'opérande hors limite pour l'instructiontailles/opérandes ne concordent pasopérandes 0 et 1 doivent être le même registreopérandes pour l'opcode « %s » ne correspondent à aucun format valableopérandes ne concordent pasopérandes n'étaient pas réductibles au moment de l'assemblageoperation combine des symboles dans différents segmentsl'option -mdsp est en conflit avec -medsp, seule -medsp est activéel'option « %s » ne peut pas être inverséeoption « %s » n'est pas reconnueoption « -%c%s » est dépréciée: %soption « -A%s » est dépréciée: utilisez « -%s »ou plusmémoire épuiséehors limitela valeur de correctif relative à l'étiquette est hors limitesafficher des messages d'erreur verbeuxdébordementdébordement durant le branchement vers %s; converti en une séquence d'instructions plus longuedébordement dans l'argument immédiatdébordement dans la table de littéraux (.lit8)débordement dans la table de littéraux (.lita)p2align n'est pas supporté pour cette cibleconflit d'empaquetage: %s doit être soumis séquentiellementbourrage ajoutéparallèlel'instruction parallèle ne suit pas une autre instructionparenthèses ignoréeserreur d'analysePC ne peut être utilisé en mode réécriturerelatif au PC offset d'adresse relatif au PC est hors limiteoffset de chargement relatif au PC n'est pas aligné sur un motoffset de chargement relatif au PC est hors limiteerreur d'instruction pce (16 bits || 16 bits).pcrel pour branchement vers %s est trop loin (0x%lx)pcrel pour branchement vers %s est trop loin (0x%x)pcrel pour loopt est trop éloigné (0x%lx)pcrel pour lrw/jmpi/jsri vers %s est trop loin (0x%lx)le décalage pcrel pour le branchement vers %s est trop loin (0x%lx)réadressage pcrel pas permis dans une instructionpcrel trop éloignépcrel trop éloigné BFD_RELOC_BFIN_10pcrel trop éloigné BFD_RELOC_BFIN_11_PCRELpcrel trop éloigné BFD_RELOC_BFIN_12pcrel trop éloigné BFD_RELOC_BFIN_24pcrel trop éloigné BFD_RELOC_BFIN_5pcrel trop loin BFD_RELOC_MOXIE_10routine de personnalité requise avant la directive .handlerdataroutine de personnalité spécifiée dans un cadre cantunwindregistre de pointeur (X, Y ou Z) requisregistre de pointeur (Y ou Z) requisregistre de pointeur Z requisles polymorphes ne sont pas activés. Utilisez l'option -mP pour l'activer.le post-index doit être un registreexpression post-indexée utilisée dans une instruction de préchargementpost-incrémentation pas supportéepowerpc_operands[%d] double powerpc_operands[%d]powerpc_operands[%d].bitm invalideinstruction pre-indexée attenduele prédicat n'est pas suivi d'une instruction.prédicat sur A0 n'est pas supporté sur cette architectureprefer-const16 entre en conflit avec prefer-l32rprefer-l32r entre en conflit avec prefer-const16fin prématurée d'un préfixe virgule flottante.ent précédent pas fermé par un .endentrée CFI précédente n'est pas fermé (.cfi_endproc manquant)la séquence « %s » précédente n'a pas été ferméele movx précédent exige nopyle movy précédent exige nopxprofilage dans une section absolue ?la pseudo instruction « %s » n'est pas supportéepseudo préfixe sans instructionpseudo-op illégal à l'intérieur de .struct/.unionpush/pop ne supporte pas {reglist}^le prédicat qualifiant n'est pas suivi d'une instructionoffset de branchement rapide %d hors des limites %d à %dr0-r12, lr ou APSR attendusr12 n'est pas permis icir13 n'est pas permis icir14 n'est pas permis comme premier registre quand le second registre est omisr14 n'est pas permis icir15 utilisé comme registre de base de stockage n'est pas permisr15 n'est pas permis icir2 ne devrait pas être utilisé en mode d'adressage indexér31 ne peut pas être utilisé avec jmp; utilisez ret à la placer31 ne peut pas être utilisé avec jmpr.n; utilisez ret.n à la placerd doit être un nombre paire.rdhi et rdlo doivent être différentsrdhi, rdlo et rm doivent tous être différentscode réentrantle type d'enregistrement n'est pas valabletype_enregistrement_invalidesymbole redéfini ne peut être utilisé sur un réadressageredéfinition du registre globalredéfinition du type MCU « %s » en « %s »préfixe %s redondantreg devrait être <= 31reg-reg attenduregistre attenduregistre attendu, mais a eu '%.6s'registre attendu, pas '%.100s'registre hors ordreregistre de mauvaise taille pour le mot %sregistre de mauvaise taille pour l'adresse %sla liste doit contenir un nombre paire de registresla liste de registres doit provenir de la même unitéune liste de registres doit contenir au moins 1 registre et au plus 16 registresla liste des registres ne doit pas contenir de doublonsliste de registres n'est pas en ordre croissantle registre doit être soit sp ou soit spécifié par une directive unwind_movsp précédentenom de registre ou numéro de registre 0 à 31 requisnom de registre ou numéro de registre 16 à 31 requisle registre numéro %u n'est pas supporté sur cette architecturenuméro de registre au-dessus de 15 requisnuméro de registre hors limitenuméro de registre trop grand pour push/pople décalage de registre n'est pas permis en mode d'adressage pré indexéopérande de registre attendu mais on a trouvé un scalaireregistre hors limite dans la listepaire de registre pour l'opérande %u de « %.*s » n'est pas une paire pair/impair valideregistre r%d hors limiteregistre r0 ne peut être utilisé iciregistres r16-r23 requisregistre r24, r26, r28 ou r30 requisgamme de registres n'est pas en ordre croissantregistre rh%d hors limiteregistre rl%d hors limiteregistre rq%d n'existe pasregistre rq%d hors limiteregistre rr%d n'existe pasregistre rr%d hors limiteregistre identique à la base de réécrituredécalage de sauvegarde du registre n'est pas un multiple de %ula mise à l'échelle du registre est ignorée icisection de registre a un contenu
pas des registres doit être 1pas des registres doit être 1 ou 2syntaxe du registre est .register %%g[2367],{#scratch|symbolname|#ignore}non concordance du type de registrel'unité de registre doit être parmi %svaleur de registre utilisée comme expressionles registres ne peuvent pas être les mêmesrel trop éloigné BFD_RELOC_16rel trop éloigné BFD_RELOC_8débordement de réadressage rel31adresse relative hors limiteappel relatif hors limitesaut relatif hors limiteinstruction non reconnue dans indice de relaxation: ligne %d.relaxation non supportée
relâche d'un branchement hors limite dans le saut (jump)réadressage %d n'est pas supporté dans le format du fichier objetréadressage n'est pas dans une (partie corrigée de) sectionle champ relocalisé et le type relocalisé diffèrent sur le signeréadressage %s n'est pas supporté par l'ABI actuelleréadressage ne peut être fait avec -mrelocatablele réadressage n'est pas supportéréadressage non permisréadressage non applicableréadressage hors limitedébordement de réadressagele réadressage n'est valide que dans du code thumb1compteur de répétition < 0; .fill ignoréle compteur de répétition ne peut être utilisé avec %sinstruction de répétition utilisée avec une instruction en mode non-registreremplacement du préfixe « rep »/« repe » par « bnd »le déplacement exigé n'a pas été donné dans la référence indirectebits inférieurs résiduels dans le réadressage différentiel pmemconflit de ressource (A%d)conflit de ressource (fanion C)conflit de ressource (fanion F)conflit de ressource (PSW)conflit de ressource (R%d)reste de la ligne ignorée; premier caractère ignoré est « %c »restauration sans sauvegardele numéro de colonne de retour %d déborde dans le CIE version 1obtenu de mips_ip(%s) insn_opcode = 0x%x
opérande de droite est un grand nombre; entier 0 assuméopérande de droite est un nombre flottant; entier 0 assuméror #imm n'est pas supportéerotation ne peut être que 0, 8, 16 ou 24arrondi vers le bas le premier opérande flottant vers un entier signéarrondi vers le bas le premier opérande flottant vers un entier non signérva sans symbolesuffixe s dans une instruction de comparaison est dépréciédébordement du décalage du code s3_PIC (max 16 bits signés)même type de préfixe utilisé deux foisl'indexe scalaire doit être constantindex scalaire hors limitele scalaire doit avoir un indexescalaire hors limitescalaire hors limite pour une instruction de multiplicationfacteur d'échelle invalide pour cette architecture; a besoin de cpu32 ou 68020 ou plusfacteur d'échelle de %d sans registre d'indexinstruction score3d.réadressage sdaoff() utilisé sur une instruction qui ne le supporte pasdeuxièmeseconde directive .ent trouvée avant la directive .endsecond opérande manquantsecond opérande doit être un 1second opérande doit être un 4second opérande de .insn n'est pas constante
le second registre devrait être plus grand que le premier registrele second registre devrait suivre le tiret dans la liste de registressection %s renommée plusieurs foisla section « %s » s'est terminée avec un bloc IT ouvert.la section « %s » s'est terminée avec un bloc VPT/VPST ouvert.section « %s » ayant l'alias « %s » n'est pas utiliséealignement de section doit être >= 4 octets pour garantir la sécurité de MULS/MULUchangement de section à partir de la paire BSPEC/ESPEC n'est pas supportéle nom de section « %s » est déjà défini comme un autre symbolesymboles de section sont déjà globauxrecherche jusqu'à la fin de .incbin a échoué « %s »écrasement de segment sur « %s » est inefficacele FPU choisi ne supporte pas l'instructionl'architecture sélectionnée ne supporte pas les instructions de branchements conditionnels largesle processeur sélectionné n'a pas toutes les fonctionnalités de l'architecture sélectionnéele processeur sélectionné ne supporte pas la forme « A » de cette instructionle processeur sélectionné ne supporte pas la variante 32 bits de l'instruction « %s »le processeur choisi ne supporte pas les opcodes ARMle processeur choisi ne supporte pas l'extension DSPle processeur choisi ne supporte pas le nom de champ PSTATE « %s »le processeur choisi ne supporte pas l'instruction SETPANle processeur choisi ne supporte pas les opcodes THUMBle processeur choisi ne supporte pas « %s »le processeur choisi ne supporte pas « %s » en mode ARMle processeur choisi ne supporte pas « %s » en mode Thumble processeur choisi ne supporte pas « %s » en mode Thumb-2le processeur sélectionné ne supporte pas l'instruction bf16le processeur sélectionné ne supporte pas l'instruction fp16le processeur sélectionné ne supporte pas l'instructionle processeur sélectionné ne supporte pas le registre spécialisé demandéle processeur choisi ne supporte pas le nom de registre système « %s »format de cible sélectionné « %s » inconnunuméro de séquence utilisé pour !tlsgd!%ldnuméro de séquence utilisé dans !tlsldm!%ldséquentielset peut uniquement utiliser le port RD comme sourceset: nombre n'est pas dans les bornes -2147483648..4294967295set: nombre n'est pas dans les bornes 0..4294967295l'utilisation de setend est déprécié avec ARMv8setsw: nombre n'est pas dans les bornes -2147483648..4294967295initialisation incorrecte des attributs de section de %sinitialisation incorrecte du type de section pour %ssetx: registre temporaire G0 illégalsetx: registre temporaire identique au registre de destinationla longueur du décalage n'est pas entre 0 et 63décalage par registre pas permis en mode thumbnombre de décalagesexpression de décalage attendul'expression de décalage est trop grandele décalage d'un immédiat doit être 1, 2 ou 3 pour les accès à des demi-mots, mots ou double mots respectivementle décalage doit être constantdécalage pas permis pour un champ de bits immédiatopérateur de décalage attendudécalage hors limitevaleur de décalage supérieure à 3 pas permise en mode thumbles décalages dans les instructions CMP/MOV sont uniquement supportées dans la syntaxe unifiéebranchement short avec un décalage zéro: utiliser :windicateur de raccourci invalidedébordement de .word signé; commutation peut être trop grande; %ld à 0x%lxvaleur signée hors limiteles instructions simd opèrent sur des valeurs par paires (préfixe L)l'instruction simple occupe %u octets mais la limite de .bundle_align_mode est %u octetstaille (%ld) hors limite, ignorétaille n'est pas 4 ou 6taille négative; .fill ignorétaille de « %s » est déjà %ld; n'a pas été changé en %ldla valeur de taille pour la directive d'espace est trop grande: %lxescamotage (%ld) ou compte (%ld) invalide pour la taille du fichier (%ld)escamotage des préfixes sur « %s »escamotage d'une instruction de 2 motsla pseudo instruction smi ne devrait pas utiliser une étiquette dans le champ immquelques symboles sont non définis; zéro assumésourceles unités source et adresse ne doivent pas être partagées pour ce mode d'adressageles incréments source et destination doivent correspondresource et destination doivent être différentsregistres source et destination doivent être dans des unités différentesopérande source doit être une adresse absolue de 16 bitsopérande source doit être un registre de 8 bitsle registre source « %s%s » dénote implicitement « %s%.3s%u » vers le groupe source « %s%.3s%u » dans « %s »registre source doit être dans l'unité de déclenchementregistre source doit être r1registre source identique à la base de réécriture arrièrele registre source devrait avoir un numéro pairles registres source devraient avoir un numéro pairsource1 et dest doivent être le même registreallocation d'espace trop complexe dans la section absolueallocation d'espace trop complexe dans la section communesparc convert_frag
instruction spéciale de gauche « %s » écrase l'instruction « %s » du conteneur de droiteposition spécifiée n'était pas alignée TETRAenregistrement spill_mask non implémenté.spu convert_frag
opérandes parasites; (%d opérandes/instructions au maximum)l'instruction st/ld offset 23 a été désactivée.la disposition de la trame de pile ne correspond pas à la routine de personnalitédisposition de la trame de pile trop complexe pour le dérouleurincrément de pile doit être un multiple de 4le décalage du pointeur de pile est trop grand pour la routine de personnalitépréfixe « %s » autonomeadresse de départ non supportéeétrange hauteur de papier, initialisé sans format« \ » superflule pas doit être un multiple de 64, les 6 bits inférieurs sont ignoréspas de 2 pas disponible quand la taille de l'élément est 8chaîne trop grande (%lu octets)chaînes doivent être placées dans une sectionsupporter l'interaction ARM/Thumbswp{b} est déprécié pour ARMv6 et ARMv7swp{b} est obsolète pour ARMv8 et suivantssymbole « %s » est indéfini; zéro assuméle symbole %s est dans une section différentele symbole %s est faible et pourrait être remplacé plus tardsymbole « %s » a déjà son type définisymbole « %s » déjà définisymbole « %s » ayant l'alias « %s » n'est pas utilisésymbole « %s » déjà définisymbole « %s » ne peut être à la fois weak et commonsymbole « %s » est déjà définisymbole « %s » est déjà défini comme « %s »/%s%ldboucle de définition de symbole rencontrée à « %s »symbole dans .toc ne concorde avec aucun .tcnom de symbole pas reconnu dans la locale actuelledébordement lors du calcul de la taille du symbolesymbole trop éloignétype de symbole « %s » n'est supporté que par les cibles GNU et FreeBSDtype de symbole « %s » n'est supporté que par les cibles GNUsymbole%dsymbole+décalage@%s signifie symbole@%s+décalagesymbole+offseti@%s non supportéopérande symbolique pas permissymboles assignés avec .asg doivent débuter avec une lettresymboles assignés avec .eval doivent débuter avec une lettreerreur de syntaxeerreur de syntaxe dans .startof. ou .sizeof.erreur de syntaxe dans @(disp,[Rn, gbr, pc])erreur de syntaxe dans @(r0,...)erreur de syntaxe dans @(r0...)erreur de syntaxe dans la directive de contrôle structuréeerreur de syntaxe: code de condition inattenduerreur de syntaxe: attendu « ] », obtenu « %c »erreur de syntaxe: spécificateur de table d'entrées « %s » invalideerreur de syntaxe: registre inattenduerreur de syntaxe: registre système inattenduerreur de syntaxe: valeur manquante avant le nom du registreerreur de syntaxe: registre vectoriel inattenduerreur de syntaxes; « ) » n'est pas permis icierreur de syntaxe; fin de ligne, attendait « %c »erreur de syntaxe: « , » attendueerreur de syntaxe; obtenu « %c », attendait « %c »erreur de syntaxe; « ( » manquante après le déplacementerreur de syntaxe: « ) » manquante après le registre de basele nom de registre système « %s » est déprécié et pourrait être supprimé dans une version ultérieureregistres systèmes ne peuvent être inclus dans la listeétiquette non repérée pour le .tag %scible hors limiteréadressage tdaoff() utilisé sur une instruction qui ne le supporte pascommutateur temporaire pour la vidangetexte de l'étiquette « %s » aligné sur une frontière impairel'architecture %d bits %s ne supporte pas l'extension « %s »le nom %s « %s » est trop long (maximum 16 caractères)le format de fichier XCOFF ne supporte pas des sections arbitrairesl'extension « %s » requiert %s%d à la révision %d ou plusl'extension « %s » requiert des FPR 64 bitsl'extension « %s » a été retirée dans %s%d révision %dle premier opérande doit être un symbolele nombre de .indirect_symbols définis dans la section %s ne correspond pas au nombre attendu (%d définis, %d attendus)l'offset 0x%08lX n'est pas représentableles seuls suffixes valides ici sont « (plt) » et « (tlscall) »l'offset immédiat facultatif ne peut être que zérole registre source ne doit pas être $0le registre source ne doit pas être $31l'option spécifiée n'est pas acceptée pour PSBl'option spécifiée n'est pas acceptée dans ISBle type de réadressage spécifié n'est pas permis avec un registre 32 bitsle type de réadressage spécifié n'est pas permis pour MOVKla moitié supérieure d'un registre FP/SIMD 128 bits est attenduele type de %s est trop complexe; il sera simplifiél'utilisation de -mvle requiert -a32.l'utilisation de -mvle requiert un grand boutiste.L'instruction pour passer la main %s peut ne pas être dans la plage de délai.il n'y a pas de tailles de réadressages relatifs au PCil n'y a pas de réadressage non signé relative au PCtroisièmece mode d'adressage n'est pas applicable pour l'opérande de destinationce mode d'adressage requiert une réécriture du registre de basece réadressage de groupe n'est pas permis sur cette instructioncette instruction n'accepte pas un accumulateurcette instruction n'accepte pas un immédiatcette instruction ne supporte pas l'indexagecette instruction implique l'utilisation de AdvSIMD du ARMv8.1.cette instruction requiert un adresse post indexéecette instruction ne va pas réécrire le registre de basecette instruction va réécrire le registre de basece modificateur de réadressage n'est pas permis sur cette instructioncette chaîne ne peut pas contenir « \0 »ce type de registre ne peut pas être indexél'instruction conditionnelle thumb devrait être dans le bloc ITtrop peu d'opérandestrop de !literal!%ld pour %strop d'entrées .dimtrop d'entrées .sizetrop de registres GREG alloués (maximum %d)trop d'instructions IVC2 à empaqueter ensemblestrop d'instructions IVC2 à empaqueter avec une instruction core 16 bitstrop d'instructions IVC2 à empaqueter avec une instruction core 32 bitstrop d'argumentstrop de correctifstrop d'instructions dans le paquet d'exécutiontrop de lda insns pour !gpdisp!%ldtrop de ldah insns pour !gpdisp!%ldtrop de lituse insns pour !lituse_tlsgd!%ldtrop de lituse insns pour !lituse_tlsldm!%ldtrop de références mémoires pour « %s »trop d'opérandestrop d'opérandes (%d) pour « %s »; attendu %dtrop d'opérandes dans l'instructiontrop d'opérandes à « %.*s »trop d'arguments positionnelstrop de registres dans la liste des registres vectorielstrop de « st_End »trop d'opcodes unwindtrop d'opcodes unwind pour la routine de personnalité 0trop d'instructions unwindrebut après l'expression: %straduction de bgeni en movitraduction de bmaski en movitraduction de mgeni en movitraduction en « %s %s%s »traduction en « %s %s%s,%s%s »traduction en « %sp »exception par trappe non supportée sur ISA 1la valeur de trappe %ld est invalidetentative d'initialisation d'un symbole non reconnu : %s
fichier « %s » tronqué, %ld de %ld octets lusdeux pseudo-op .function sans .ef intermédiairetype de réadressage %d fait ?
mauvaise concordance de type dans la liste des registres vectorielsle spécificateur de type a le mauvais nombre de partiestypes spécifiés à la fois dans la mnémonique et les opérandesincapable de calculer les instructions ADRL pour le décalage PC de 0x%lximpossible de continuer cette assemblage.impossible de créer reloc pour la note de compilationimpossible de produire l'opcode unwind pour le décalage du pointeur de trameimpossible de produire l'opcode unwind pour le registre du pointeur de trame %dimpossible de produire l'opcode unwind pour le registre %dimpossible de repérer l'emplacement du fichier à inclure: %simpossible d'empaqueter %s de lui-même ?impossible de réintroduire le fichier dans le tampon : %s
impossible de répéter insn %simpossible de rétablir l'adresse de retour à partir du registre précédemment rétabliincapable d'élargir l'instructioncible de branchement non alignée: %d octets à 0x%lxdonnées non alignées sur une position absolue ne sont pas supportéesinstruction d'entrée pas alignéeboucle non alignée: %d octets à 0x%lxnuméro de fichier %ld non assignécrochets non pairés dans l'opérande %d.parenthèses non pairées dans l'opérande %d.« ( » non ferméecorrectif indécodableinstruction indécodable dans le fragment d'instructioncombinaison d'opérandes indéfinielabel local « %s » non définisymbole « %s » indéfini dans le réadressage PCRsymbole non défini %s utilisé comme valeur immédiatesymbole indéfini pour l'opcode « %s »instruction non documentéecorrectif %s inattendudirective .cantunwind inattendue.cfi_inline_lsda inattendudirective .handlerdata inattenduedirective .unwind_movsp inattenduetype de réadressage 12-bits inattendutype de réadressage 18-bits inattenduexpression relative au PC inattendueréadressage TLS inattendu« " »  inattendue dans l'expressionmode d'adressage inattendu pour %sbit inattendu après APSRcaractère « %c » inattendu dans la taille d'élémentcaractère « %c » inattendu dans le prédicat de typecaractère « %c » inattendu dans le spécificateur de typecaractères inattendus après l'instructionvirgule inattendue après le nom de mnémonique « %s » — « %s »virgule inattendue avant l'opérande facultatif omisfin inattendue du fichier dans irp ou irpcfin inattendue du fichier dans la définition de macro « %s »fin de ligne inattenduecorrectif inattenduconstante négative inattendueregistre inattendu dans l'opérande immédiatinformations de taille de section inattenduesopérateur de décalage inattenduclasse de stockage inattendue %dcaractère de type « b » inattendu — vouliez-vous utiliser « bf » ?%d non traité
instruction CFA non gérée pour le unwind (%d)correctif de réadressage local %s non traitécode d'opérande %d non géréréadressage %s non traité dans md_pcrel_from_sectiontype de réadressage non traité %snon traité: .proc %s,%ddirective .nops non impémentéeopcode non implémenté « %s »suffixe de réadressage non implémentésegment %s non implémenté dans l'opérandemodificateur d'expression toc32 non implémentémodificateur d'expression toc64 non implémentéexpression désindexée utilisée dans une instruction de préchargementinconnuargument de -mpid= inconnu « %s »valeur de .gnu_attribute inconnuesous directive .loc inconnue « %s »version EABI inconnue « %s »
CSR inconnu « %s »DSP inconnu « %s »caractère %c inconnu pour le préfixe DSP %sEABI inconnue « %s »
configuration FPU inconnue « %s »
valeur d'attribut de compilation GNU « %d » inconnue pour Tag_GNU_MSP430_Data_Region(%d) dans .gnu_attribute directiveniveau ISA inconnu %sISA ou architecture inconnue %sMCU inconnue: %s
étiquette d'attribut de compilation MSPABI « %d » inconnue dans la directive .mspabi_attributevaleur d'attribut de compilation MSPABI « %d » inconnu pour %s(%d) dans la directive .mspabi_attributevaleur d'attribut de compilation MSPABI « %d » inconnue pour OFBA_MSPABI_Tag_ISA(%d) dans la directive .mspabi_attributeabi « %s » inconnue
mode d'adressage inconnu %snom d'architecture inconnu « %s »
extension d'architecture inconnue « %s »architecture inconnuearchitecture inconnue %sarchitecture inconnue « %s »architecture inconnue « %s »architecture inconnue « %s »
extension d'architecture inconnue « %s »
architecture inconnue: %s
argument inconnu pour .usepvligne de base inconnue « %s »
code de condition inconnue: %scontrainte inconnue « %c »cpu inconnu « %s »CPU par défaut inconnu = %s, système d'exploitation = %sdirective inconnueéchappement inconnu « \%c » dans la chaîne; ignorétype d'exécution inconnue passé à write_2_short()expression inconnue dans l'opérande %sexpression inconnue dans l'opérande %s. Utiliser #llo() #lhi() #hlo() #hhi() taille de correctif inconnueABI virgule flottante inconnue « %s »
format de virgule flottante inconnu « %s »
mnémonique virgule flottante inconnue : « %s »caractère inconnu pour le préfixe virgule flottantetype de virgule flottante inconnu « %c »fpu inconnu « %s »réadressage de groupe inconnumode IT implicite « %s » inconnu, devrait être arm, thumb, always ou never.instruction inconnue « %s »interruption %s inconnuemnémonique inconnue « %s » — « %s »mnémonique inconnue : « %s »opcode inconnuopcode inconnu « %s »opcode inconnu %sopcode inconnu « %s »opcode inconnu « %s »opcode ou nom de format inconnu « %s »opcode inconnu: %sopcode inconnu « %s »opérande inconnu %sdécompte d'opérande inconnuopérande de décalage inconnue: %x
opérande inconnu pour .archopérateur %s inconnu. Voulez-vous dire X(Rn) ou #[hl][hl][oi](CONST) ?option inconnue pour BTIattribut de section « %s » inconnu ou invalidetype de section « %s » inconnu ou invalidenom de champ PSTATE inconnu ou manquantnom d'opération inconnu ou manquantoption inconnue ou manquante pour PSBnom de registre système inconnu ou invalideparamètre inconnu après la directive .SECTION: %stype de procédure inconnuefanion de profilage inconnu est ignoré.pseudo-op inconnu:  « %s »type d'enregistrement %d inconnu (dans %s)registre %s inconnuregistre « %s » inconnu -- .req ignoréregistre « %s » inconnualias de registre « %s » inconnuréadressage inconnu (%u)modificateur de réadressage inconnuattribut de section inconnu %sattribut de section inconnu « %c »function définie par l'utilisateur %s inconnueopération vectorielle inconnue : « %s »spécificateur de largeur inconnu « .%c »opérande inconnu/incorrect« [ » non pairédirective .end non pairéecouple DCTI imprévisiblechargement imprévisible d'une paire de registres — « %s »transfert imprévisible avec réécriture — « %s »imprévisible: registres de transfert et de statut identiques — « %s »type de CPU RX %s non reconnu»valeur d'alignement non reconnue dans la directive .SECTION: %sargument non reconnu à l'option -mcpu « %s »type de cpu non reconnu « %s »format float16 « %s » non reconnuinstruction %s non reconnuemodificateur de taille d'instruction .%c non reconnuversion sur %d bits inconnue de l'opcode microMIPStype .linkonce non reconnu « %s »attribut de .section non reconnu: a,e,w,x,M,S,G,T ou un nombre attendufanion CPS non reconnucaractères non reconnus à la fin du traitement parallèle insnCPU par défaut non reconnu « %s »nom de l'émulation non reconnu « %s »version étendue d'opcode MIPS16 non reconnuefanion non reconnuoption fopt non reconnueopcode non reconnuopcode non reconnu : « %s »option « %s » non reconnueoption non reconnue -%c%spseudo instruction %s non reconnuenom de registre non reconnu « %s »type de réadressage non reconnusuffixe de réadressage non reconnuattribut de section non reconnutype de section non reconnutype de stab non reconnu « %c »suffixe de symbole non reconnutype de symbole non reconnu « %s »mode de syntaxe « %s » non reconnuversion non étendue d'opcode MIPS16 non reconnuecompteur de répétition ne peut être résolu ou est non positif; utilise 1expression non résolue qui doit être résoluene peut résoudre le symbole cible de boucle: %sregistre non décalé requisvaleur non signée hors limitetaille de réadressage BFD %d non supportéetaille de réadressage BFD non supportée %ualignement non supporté pour l'instructiondiffusion non supportévaleur d'octet non supportée; utiliser un suffixe différentconstante non supportée dans un réadressagetaille de constante %d non supportée
taille du correctif %d non supportéefanion %i non supporté dans la directive de lignecorrectif fptr non supportétaille du correctif fptr %d non supportéeinstruction « %s » non supportéeinstruction non supportée, assemblée comme un NOPconstante de grande taille non supportéemasquage non supportéeinformation de section mbind non supportée: %sréadressage non supportéréadressage non supporté vers %stype de réadressage non supporté pour un décalage de champ DStype de réadressage non supportéattribut de section non supporté « %c »attribut de section non supporté — « a »arrondi/sae statique non supportésymbole de soustraction non supportésyntaxe non supportéeutilisation non supporté de %sutilisation non supporté de .ehwordutilisation non supportée de .gpdwordutilisation non supporté de .gpwordcontrôle nop variable non supporté dans la directive .nopstaille de variable ou valeur de remplissage non supportéeregistre d'index vectoriel non supporténon supporté avec les mnémoniques Intelchaîne non terminéechaîne non terminée; saut de ligne inséré« until » sans « repeat »opcode unwind trop longla trame déroulée a une taille négativepointeur de pile déroulé n'est pas aligné sur un mot doubleutiliser -march=armv2utiliser -march=armv2autiliser -march=armv3utiliser -march=armv3mutiliser -march=armv4utiliser -march=armv4tutiliser -march=armv5utiliser -march=armv5tutiliser -march=armv5teutiliser -mcpu=allutiliser -mcpu=arm1utiliser -mcpu=arm2utiliser -mcpu=arm250utiliser -mcpu=arm3utiliser -mcpu=arm6utiliser -mcpu=arm600utiliser -mcpu=arm610utiliser -mcpu=arm620utiliser -mcpu=arm7utiliser -mcpu=arm70utiliser -mcpu=arm700utiliser -mcpu=arm700iutiliser -mcpu=arm710utiliser -mcpu=arm7100utiliser -mcpu=arm710cutiliser -mcpu=arm710tutiliser -mcpu=arm720utiliser -mcpu=arm720tutiliser -mcpu=arm740tutiliser -mcpu=arm7500utiliser -mcpu=arm7500feutiliser -mcpu=arm7dutiliser -mcpu=arm7diutiliser -mcpu=arm7dmutiliser -mcpu=arm7dmiutiliser -mcpu=arm7mutiliser -mcpu=arm7tdmiutiliser -mcpu=arm8utiliser -mcpu=arm810utiliser -mcpu=arm9utiliser -mcpu=arm920utiliser -mcpu=arm940utiliser -mcpu=arm9tdmiutiliser -mcpu=iwmmxtutiliser -mcpu=strongarmutiliser -mcpu=strongarm110utiliser -mcpu=strongarm1100utiliser -mcpu=strongarm1110utiliser -mcpu=xscaleutiliser -mfpu=fpa10utiliser -mfpu=fpa11utiliser -mfpu=fpeutilisez .code16 pour assurer un mode d'adressage correctutiliser soit -mfpu=softfpa ou -mfpu=softvfputiliser le pointeur de tramel'utilisation de .indirect_symbols requiert « -dynamic »l'utilisation de PC dans cette instruction est dépréciéeutilise des vieux et nouveaux styles d'options pour définir le type de CPUutilise des vieux et nouveaux styles d'options pour définir le type de FPUutilisation de r13 est obsolèteutilisation de r15 dans le blx en mode ARM n'est pas très utileutilisation de r15 dans le bx en mode ARM n'est pas très utileutilisation de r15 dans le bxj n'est pas très utileutiliser la vérification de la taille de la pilea utilisé $%u avec « .set at=$%u »a utilisé $at sans « .set noat »utilise utilise « %s%s » au lieu de « %s%s» en raison du suffixe « %c »utilise un champ de bits dont la largeur est zérospécificateurs petit/gros boutistes possibles sont be ou levaleur %d est hors limite. Utiliser #lo() ou #hi()valeur %ld hors limitela valeur %lu est trop grande pour un opérande de type octetvaleur 0x%I64x tronquée à 0x%I64xvaleur 0x%llx tronquée à 0x%llxvaleur 0x%lx tronquée à 0x%lxvaleur 0x%x hors de la limite étendue.valeur pas dans la gamme [-0xffffffff, 0xffffffff]valeur pas dans la gamme [0, 0x7fffffff]valeur pas dans la gamme [0, 0xffffffff]valeur de %ld hors de l'étendue de décalage sur un octet.valeur de %ld hors de l'étendue de décalage sur un double mot.valeur de %ld hors de l'étendue de décalage sur un mot.Valeur de %ld trop grande pour un branchement de 16 bitsValeur de %ld trop grande pour un branchement de 8 bitsla valeur de %s est trop grande pour le champ de %d octet à %sla valeur de %s est trop grande pour le champ de %d octets à %svaleur hors limitevaleur hors limite: 0x%xvaleur stockée pour r%d est INCONNUEvaleur trop grande pour un champ de 1 octetvaleur trop grande pour un champ de 2 octetsvaleur trop grande pour entrer dans %d bitsl'élément d'un vecteur doit être une constantel'instruction de prédication du vecteur devrait être dans un bloc VPT/VPSTregistre vectoriel attendutype vectoriel attenduvfmal/vfmsl avec le type FP16 ne peut pas être conditionnel, le comportement est IMPRÉVISIBLEle numéro de vue ne concorde pasmémoire virtuelle épuiséele groupe vliw doit avoir une instruction core et une instruction copro.avertir au sujet des instructions IT dépréciées par performance dans ARMv8-A et ARMv8-Ravertir à propos des symboles qui correspondent à des noms d'instructions [défaut]avertissement: symbole %s n'a pas de csectOptions en assembleur wasm32:
les suffixes de largeurs sont invalides en mode ARMles suffixes de largeur sont invalides en mode ARM -- « %s »mot de NOP ajouté entre « word multiply » et « 16- bits multiply »mot de NOP ajouté entre « word multiply » et « load »réécriture (!) doit être utilisée pour VLDMDB et VSTMDBréécriture arrière du registre de base est IMPRÉVISIBLEréécriture du registre de base en étant dans une liste de registres est IMPRÉVISBLEréécriture utilisée dans une instruction de préchargementla valeur de réécriture doit être une constante immédiatel'écriture ou la modification # est imprévisibleécrire dans APSR sans spécifier de bitmask est réprouvéargument erroné pour .cfi_personality_idnombre d'opérandes erronémauvais nombre d'opérandes pour « %s »mauvais registre dans la liste des registres en virgule flottantesecond argument erroné dans .cfi_lsdasecond argument erroné dans .cfi_personalityinstruction de mauvaise taille dans un slot d'un branchement de %u bits différétroisième argument erroné dans .cfi_val_encoded_addréchec xtensa-isa: %svous ne pouvez pas utiliser « %s %s%s »vous ne pouvez spécifier qu'un type uniquevous devez utiliser une directive hi/lo ou une macro 16 bits pour charger une valeur 16 bit.réadressage zdaoff() utilisé sur une instruction qui ne le supporte paszéro assumé pour l'expression manquantele fanion zéro n'est pas valide pour cette instructionzéro utilisé comme valeur immédiatele masquage par zéro est uniquement autorisé avec un masque en écriture{entrée standard}