Þ•ó
´¡LÐ)
Ñ)JÓ)4*3S*7‡*x¿*38+™l+0,H7,t€,õ,†-[.Žp.Œÿ.[Œ/è/Žx0”1‰œ1/&2(V2(2(¨2/Ñ21
3B33%v3%œ3(Â3(ë324EG414?¿4(ÿ4)(5.R55"Ž5%±5/×5.6$66[6y6
…6“6.Ÿ6Î6é677	87	B7L7	h7r77”7¯7Ê7Ð7ã7ù7
88(=8f8~88©8É8é899/9@9X9m9‡9ž9­9Ä9Û9ñ9:G(: p:‘:;°:ì:;#;@;R;=q;&¯;Ö;å;$<"'<*J<u<-<»<Ø<3÷<#+=O=n=
=DŒ=CÑ=+>&A>%h>)Ž>%¸>!Þ>!?$"?G?^?8u?®?"È?ë?þ?@'@=@S@i@!@£@'¾@'æ@A7&A^AWuA}ÍAPKB4œBkÑBt=CB²CõC&D8DWDvD“D)²D,ÜD,	E96ECpE7´E;ìER(FR{F/ÎFþF"G#<G`G}G-–G(ÄGíGH!H5?H&uH'œH/ÄH)ôH/INIblI.ÏIþIJ2JMJ!_J0J²JËJ!çJ%	K/K<CK€K#ŸK2ÃK"öK*L+DL pL‘L°LËL3àL/MDM^MvM‘M ªMËMäM+ùM%N?N%[N$N¦N0ÁN#òN*O%AO#gO7‹O!ÃO åO=P!DP5fP"œP+¿P ëP Q -QNQnQ+‡Q2³Q2æQ)RCR\R)pR!šR'¼R'äR'S4SLSeS~SŽSžS¶SÑSçST%TCTaTTT"§TÊT"ÚTýTU:URUoU!ŒUE®U'ôUV8VVV1uV9§V)áV:W<FW]ƒW4áW;X=RX^X8ïX?(YAhYbªY;
Z=IZ^‡Z:æZ<![]^[=¼[;ú[=6\^t\=Ó\?]`Q];²]=î]^,^;‹^=Ç^^_;d_= _^Þ_:=`<x`]µ`9a;Ma\‰a;æa="b^`b)¿b#éb9
c9Gc?c?Ác3
d95d?od?¯d<ïd>,e_ke@ËeBfcOf ³f6Ôfg$g6gHg Ygzg’g¯gÂgÝgîgh%#hIh\hnhF}h2Äh0÷h+(i.Ti1ƒiµiÓi%äi
j j(6j%_j&…j¬j&Äj ëjk!k)8k%bkˆk¥k¹k&Ìkókl#l&7l5^lJ”lßlël÷l!m1m;Bm~m
œm$§m%Ìm+òm/n+Nnzn“n&²nÙn2ín2 o2So4†o,»o
èo9öoF0p4wp¬p)Æpðpÿp(qGq;fq/¢q&Òq"ùqr!8r Zr{r’r©r½rÕrírss*s>sRs(fs%sµsÅsâs4øs!-t+Ot{t'˜tÀtàtútu$uAu%]uƒušu5²u&èu'v7v-Wv;…v/Áv	ñvûvw w0w%@wfw|w›w³w$Íwòw(x$+x"Px-sx$¡x Æxçxy#y"Cy"fy ‰yªyÃyÞyöy%z4zPzpz€z¾
z
N|[P|;¬|Jè|B3}uv}6ì}¬#~9Ð~T
|_µÜ±’€yD³¾±r‚g$ƒ´Œƒ³A„¹õ„Á¯…<q†,®†,ۆ,‡75‡8m‡R¦‡:ù‡;4ˆ-pˆ-žˆ9̈U‰9\‰M–‰-ä‰-Š3@ŠtŠ)ƒŠ,­Š4ڊ3‹<C‹(€‹©‹º‹ҋ6ã‹Œ2ŒJŒjŒŠŒ—Œ" ŒÌЌ
êŒ$õŒ%	@J`x"®4э%Ž,Ž&?Ž fŽ‡Ž¦ŽÎ+֎!%$"Jm$Œ±$Ïèÿ5QT0¦/א`‘h‘(‡‘(°‘ّ"ò‘A’-W’…’'–’%¾’#ä’6“?“:[“%–“.¼“Gë“,3”(`”‰”Ÿ”Y«”Y•6_•1–•/ȕ3ø•/,–+\–+ˆ–.´–ã–ü–M—&h—/—¿—ۗ÷—˜5˜T˜s˜<’˜#Ϙ0ó˜0$™$U™Dz™¿™fۙBš^К8/›vh›ߛQ_œ#±œ/՜&&,$S&x2Ÿ6ҝ6	žC@žL„ž@ўDŸ\WŸH´Ÿ6ýŸ4 8P 9‰ àà -ú )(¡R¡)h¡5’¡PÈ¡6¢7P¢Aˆ¢5Ê¢,£0-£€^£8ߣ¤3¤Q¤n¤/‚¤>²¤ñ¤¥.#¥5R¥ˆ¥L›¥6è¥5¦AU¦B—¦OÚ¦)*§'T§0|§"­§ЧWì§TD¨!™¨"»¨%Þ¨©(©$F©$k©A©%Ò©'ø©- ª,Nª){ª,¥ª2ÒªC«;I«/…«:µ«$ð«"¬D8¬#}¬9¡¬&Û¬0­(3­(\­(…­'®­Ö­-ï­4®4R®+‡®³®ή-ß®/
¯*=¯*h¯*“¯ ¾¯!߯!
°#°;°L°h°ˆ°'ž°,Æ°,ó°, ±,M±z±!Ž±=°±î±2²!3²!U²*w²#¢².Ʋ$õ²\³2w³ ª³.˳%ú³E ´Gf´5®´9ä´Cµ`bµBõ:¶DA¶a†¶Dè¶>-·Hl·eµ·:¸DV¸`›¸9ü¸C6¹`z¹KÛ¹:'ºDbºa§º<	»FF»c»:ñ»D,¼aq¼:Ó¼D½aS½:µ½Dð½a5¾9—¾CѾ`¿8v¿B¯¿_ò¿:RÀDÀaÒÀ/4Á-dÁI’ÁDÜÁM!ÂLoÂ5¼ÂHòÂR;ÃQŽÃ;àÃEÄbbÄ?ÅÄIÅfOÅ)¶Å9àÅ&ÆAÆVÆlÆ.€Æ¯Æ ÍÆîÆÇ"Ç5Ç+NÇ,zǧÇÀÇÕÇPåÇ86È7oÈ1§È5ÙÈ2É$BÉgÉ0yɪÉÆÉ1ßÉ.Ê/@ÊpÊ6Ê,ÆÊóÊ Ë:3Ë-nË!œË%¾ËäËBùË<ÌWÌpÌ-†ÌP´ÌUÍ[ÍoÍ‚Í0žÍÏÍNáÍ0ÎNÎ%]Î)ƒÎ1­Î7ßÎ:ÏRÏ!jÏ1ŒÏ¾Ï<ÞÏ<Ð<XÐ>•Ð.ÔÐÑOÑbeÑQÈÑÒ47Ò
lÒ zÒ8›Ò"ÔÒL÷Ò-DÓ7rÓ1ªÓ$ÜÓ6
Ô)8ÔbÔ‚ÔŸÔ¹Ô×ÔõÔÕ*ÕDÕ^ÕxÕ5’Õ0ÈÕùÕ&
Ö4ÖIMÖ4—Ö3ÌÖ$×&%×L×/k×›×+±×*Ý×(Ø51ØgØzØFšØ2áØ4Ù$IÙEnÙR´ÙBÚJÚ&WÚ
~Ú‰Ú™Ú-©Ú×Ú&ôÚÛ%:Û8`Û™Û+°Û'ÜÛÜ0#Ü'TÜ|Ü›Ü&°Ü1×Ü0	Ý0:Ý.kÝ'šÝ&ÂÝéÝ
Þ4Þ!NÞ3pÞ¤Þ
³Þ
É
­Ã
Î
À
V
²
„
:
\:à
%
+H<
`
dê¯
m
`ÒÕ
Ñ

”
-
(Â¥


c?	
ú&Ê
±
±]
Á
Ð
°ž
ù¡îâ
‹
ó
9Ø
Ÿ

fÙ
÷½\
¸
ÛwTɑ"
¾
ЏY+
,
þ¼"8
Ï0À
¶5
—I
a
£Rt
?
X
ŸÀ̓
Bž
ÇI°
ð
a2ªEP
y


–
¿çé
u
™
Ý´Í

—
AÝ
W
3s¨
¯’×
tx–‹‡
T

bK
àËä
Øî
y
½

i
‚

gãO
%Â
&
B
ƾøì
ã
o
M
š@

,̳ê
ßm1
D
ôn
µ
¶
6
µ*
Zv
…“
	
_s
_
=Üg
XW
DN6v
š
^Y
•
Ö0
Ì
|
¸ûˆ
ª
®«
…
•ïE
p
Cæ

§}

Œ
GÑ¢
7[
k¡
r
~j
‰
ð¢1N
C
·
Š
Ž
¿

á@'âÞ
[3
K¨
#=
h
èœ
˜Ó
Vƒ 
§



Ä>
‘
9
ó^
»
«öÅ
©/
uå
Îç


íëL
è
k
Ä

!
ñ
Lü´
›
ò
ì$È
ÅU
c
Œ<
;œ
]OS
ï
ñJ
Z
n¨ 
f
>“*Q;
PQ
jȆ
£
4
ß
ˆ
ë
$
Ô
ʳ
õò
‰izט
A
ÙÔÒ
}b
8º
#
r5l
Ü
e
í
²Žz

G
Ú¥Û

{ÞÆ
‚F
©
”~
¹
!2
q
(
S.
p
.
Á¤Óá
Õ
FU'
ý -
)
Ö
)
d

™lŠÿw
 
’

Ï
¼
ä­
¦
e¦Ç
¤
·
¬

hq»4
/¹H
{
JÚ
M„‡oË
éR
å†æ|€›x
º7


  For the options above, the following values are supported for "%s":
   
  aliases            Do print instruction aliases.

  debug_dump         Temp switch for debug trace.

  no-aliases         Don't print instruction aliases.

  no-aliases      Disassemble only into canonical instructions, rather
                  than into pseudoinstructions.

  no-notes         Don't print instruction notes.

  no-pc		    Don't print program counter prefix.
  ctx4		    Force disassembly using 4-context mode.
  ctx8		    Force 8-context mode, takes precedence.
  notes            Do print instruction notes.

  numeric         Print numeric register names, rather than ABI names.

  priv-spec=PRIV  Print the CSR according to the chosen privilege spec
                  (1.9, 1.9.1, 1.10, 1.11).

The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following ARC specific disassembler options are supported for use 
with the -M switch (multiple options should be separated by commas):

The following ARM specific disassembler options are supported for use with
the -M switch:

The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):


The following NFP specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following PPC specific disassembler options are supported for use with
the -M switch:

The following RISC-V-specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):

Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
				
Warning: illegal use of double register pair.
  addr16      Assume 16bit address size
  addr32      Assume 32bit address size
  addr64      Assume 64bit address size
  amd64       Display instruction in AMD64 ISA
  att         Display instruction in AT&T syntax
  att-mnemonic
              Display instruction in AT&T mnemonic
  data16      Assume 16bit data size
  data32      Assume 32bit data size
  i386        Disassemble in 32bit mode
  i8086       Disassemble in 16bit mode
  intel       Display instruction in Intel syntax
  intel-mnemonic
              Display instruction in Intel mnemonic
  intel64     Display instruction in Intel64 ISA
  suffix      Always display instruction suffix in AT&T syntax
  x86-64      Disassemble in 64bit mode
# internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'$<undefined>%d unused bits in i386_cpu_flags.
%d unused bits in i386_operand_type.
%dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number%s: %d: missing `)' in bitfield: %s
%s: %d: unknown bitfield: %s
%s: Error: %s: Warning: %s: error: %s:%d: %s: unrecognized opcode encoding space
'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*illegal**unknown operands type: %d**unknown*, <invalid CRC operator>, .<bad>21-bit offset out of range64-bit address is disabled<bad><function code %d><illegal instruction><illegal precision><illegal reg num><internal disassembler error><internal error in opcode table: %s %s>
<invalid CC-reg number><invalid branch>[<invalid cacheop number><invalid cmd action %d:%d:%d>[]<invalid cmd target %d:%d:%d>[]<invalid condition code><invalid flag><invalid float-CC-reg number><invalid opsize><invalid prefop number><invalid reg number><invalid register number><invalid s-reg number><invalid size><invalid v-reg number><invalid_instruction>:<unknown register %d>ABORT: unknown operandAddress 0x%s is out of bounds.
An error occurred while generating the extension instruction operationsAssume all insns are Thumb insnsAttempt to find bit index of 0BO value implies no branch hint, when using + or - modifierBad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.CpuMax != %d!
Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDon't know how to specify # dependency %s
Don't understand 0x%x 
Enable CDE extensions for coprocessor N spaceError processing section %u Error: read from memory failedExamine preceding label to determine an insn's typeFile has invalid ME-Config section.File has no ME-Config section.GPR odd is illegalHmmmm 0x%xIC note %d for opcode %s (IC:%s) conflicts with resource %s note %d
IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d
IC:%s [%s] has no terminals or sub-classes
IC:%s has no terminals or sub-classes
Immediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Invalid NFP option: %sInvalid size specifierLP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameMissing '#' prefixMissing '.' prefixMissing 'pag:' prefixMissing 'pof:' prefixMissing 'seg:' prefixMissing 'sof:' prefixName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Please report this bugPrint CP0 register and HWR names according to specified
                  architecture.Print CP0 register names according to specified architecture.
                  Default: based on binary being disassembled.
Print FPR names according to specified ABI.
                  Default: numeric.
Print GPR and FPR names according to specified ABI.
Print GPR names according to specified ABI.
                  Default: based on binary being disassembled.
Print HWR names according to specified architecture.
                  Default: based on binary being disassembled.
Print unknown instructions according to length from first two bitsRecognize DSP instructions.Recognize FPU QuarkSE-EM instructions.Recognize FPX DP instructions.Recognize FPX SP instructions.Recognize MSA instructions.
Recognize NPS400 instructions.Recognize double assist FPU instructions.Recognize double precision FPU instructions.Recognize single precision FPU instructions.Recognize the Global INValidate (GINV) ASE instructions.
Recognize the Loongson Content Address Memory (CAM)  instructions.
Recognize the Loongson EXTensions (EXT)  instructions.
Recognize the Loongson EXTensions R2 (EXT2)  instructions.
Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions.
Recognize the eXtended Physical Address (XPA) ASE
                  instructions.
Recognize the virtualization ASE instructions.
Register list is not validRegister must be between r0 and r7Register must be between r8 and r15Register number is not validSR/SelID is out of rangeSVE `movprfx' compatible instruction expectedSVE instruction expected after `movprfx'SelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbolUIMM = 00000 is illegalUIMM values >15 are illegalUIMM values >7 are illegalUnknown error %d
Use canonical instruction forms.
Use only hexadecimal number to print immediates.VSR overlaps ACC operandValue is not aligned enoughValue of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: rsrc %s (%s) has no chks
Warning: rsrc %s (%s) has no chks or regs
Warning: unrecognised CALLA addressing modeaccepted values are from -1 to 6address register in load rangeaddress writeback expectedassertion fail %s:%dattempt to set 'at' bits when using + or - modifierattempt to set y bit when using + or - modifierbad case %d (%s) in %s:%dbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte relocation unsupportedcan't create i386-init.h, errno = %s
can't create i386-tbl.h, errno = %s
can't find %s for reading
can't find i386-reg.tbl for reading, errno = %s
can't find ia64-ic.tbl for reading
cannot use odd number destination registercannot use odd number source registercde coprocessor not between 0-7: %scgen_parse_address returned a symbol. Literal required.class %s is defined but not used
coproc must have an argument: %scoprocN argument takes options "generic", "cde", or "CDE": %sdisplacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedon't know how to specify %% dependency %s
dsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpected 16, 32 or 64 inexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfirst register of the range should be r13floating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal PL operand valueillegal WC operand valueillegal bitmaskillegal id (%d)illegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinstruction opens new dependency sequence without ending previous oneinsufficient data to decode instructioninternal disassembler errorinternal error: bad insn unitinternal error: bad major codeinternal error: bad sparc-opcode.h: "%s" == "%s"
internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
internal error: bad vliw->next_slot valueinternal error: bpf_cgen_cpu_open: no endianness specifiedinternal error: bpf_cgen_cpu_open: unsupported argument `%d'internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: broken opcode descriptor for `%s %s'internal error: cris_cgen_cpu_open: no endianness specifiedinternal error: cris_cgen_cpu_open: unsupported argument `%d'internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: don't know how to handle parsing resultsinternal error: epiphany_cgen_cpu_open: no endianness specifiedinternal error: epiphany_cgen_cpu_open: unsupported argument `%d'internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: fr30_cgen_cpu_open: no endianness specifiedinternal error: fr30_cgen_cpu_open: unsupported argument `%d'internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: frv_cgen_cpu_open: no endianness specifiedinternal error: frv_cgen_cpu_open: unsupported argument `%d'internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: immediate() called with invalid byte count %dinternal error: ip2k_cgen_cpu_open: no endianness specifiedinternal error: ip2k_cgen_cpu_open: unsupported argument `%d'internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: iq2000_cgen_cpu_open: no endianness specifiedinternal error: iq2000_cgen_cpu_open: unsupported argument `%d'internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: lm32_cgen_cpu_open: no endianness specifiedinternal error: lm32_cgen_cpu_open: unsupported argument `%d'internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32c_cgen_cpu_open: no endianness specifiedinternal error: m32c_cgen_cpu_open: unsupported argument `%d'internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: m32r_cgen_cpu_open: no endianness specifiedinternal error: m32r_cgen_cpu_open: unsupported argument `%d'internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mep_cgen_cpu_open: no endianness specifiedinternal error: mep_cgen_cpu_open: unsupported argument `%d'internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: mt_cgen_cpu_open: no endianness specifiedinternal error: mt_cgen_cpu_open: unsupported argument `%d'internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: or1k_cgen_cpu_open: no endianness specifiedinternal error: or1k_cgen_cpu_open: unsupported argument `%d'internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: unknown hardware resourceinternal error: unknown operand, %sinternal error: unrecognized field %d while building insninternal error: unrecognized field %d while decoding insninternal error: unrecognized field %d while getting int operandinternal error: unrecognized field %d while getting vma operandinternal error: unrecognized field %d while parsinginternal error: unrecognized field %d while printing insninternal error: unrecognized field %d while setting int operandinternal error: unrecognized field %d while setting vma operandinternal error: xc16x_cgen_cpu_open: no endianness specifiedinternal error: xc16x_cgen_cpu_open: unsupported argument `%d'internal error: xc16x_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal error: xstormy16_cgen_cpu_open: no endianness specifiedinternal error: xstormy16_cgen_cpu_open: unsupported argument `%d'internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d'internal relocation type invalidinternal: non-debugged code (test-case missing): %s:%dinvalid %function() hereinvalid Ddd valueinvalid R operandinvalid TH valueinvalid address type for operandinvalid addressing modeinvalid arithmetic immediateinvalid bat numberinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid mask fieldinvalid mfcr maskinvalid offsetinvalid offset: must be in the range [-512, -8] and be a multiple of 8invalid operand.  type may have values 0,1,2 only.invalid position, should be 0, 16, 32, 48 or 64.invalid position, should be 0, 8, 16, or 24invalid position, should be 16, 32, 64 or 128.invalid position, should be one of: 0,4,8,...124.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register listinvalid register nameinvalid register number, should be blinkinvalid register number, should be fpinvalid register number, should be pclinvalid register offsetinvalid register operand when updatinginvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid size value must be on range 1-64.invalid size, should be 1, 2, 4, or 8invalid size, value must be invalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linelast register of the range doesn't fitmerging predicate expected due to preceding `movprfx'mis-matched privilege spec set by %s=%s, the elf privilege attribute is %smissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermost recent format '%s'
appears more restrictive than '%s'
multiple note %s not handled
multipliernegative immediate value not allowednegative or unaligned offset expectedno insns mapped directly to terminal IC %s
no insns mapped directly to terminal IC %s [%s]no shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formopcode %s has no class (ops %d %d %d)
operand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (0x%lx not between 0 and 0x%lx)operand out of range (not between 1 and 255)out of memoryoutput register of preceding `movprfx' expected as outputoutput register of preceding `movprfx' not used in current instructionoutput register of preceding `movprfx' used as inputoverlapping field %s->%s
overwriting note %d with note %d (IC:%s)
p0-p7 expectedparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangepredicate register differs from that in preceding `movprfx'predicated instruction expected after `movprfx'previous `movprfx' sequence not closedreading from a write-only registerreg pair must be contiguousreg pair must start from even regregister R30 is a limm indicatorregister element indexregister must be BLINKregister must be GPregister must be ILINK1register must be ILINK2register must be PCLregister must be R0register must be R1register must be R2register must be R3register must be SPregister must be either r0-r3 or r12-r15register name used as immediate valueregister numberregister number must be evenregister out of rangeregister size not compatible with previous `movprfx'register source in immediate moveregister unavailable for short instructionsrelocation invalid for storerotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270rsrc %s (%s) has no regs
shift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsource and target register operands must be differentspecified register cannot be read fromspecified register cannot be written tostack pointer register expectedsyntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)unable to change directory to "%s", errno = %s
undefinedunexpected address writebackunknownunknown	0x%02lxunknown	0x%04lxunknown S/390 disassembler option: %sunknown bitfield: %s
unknown broadcast operand: %s
unknown constraint `%c'unknown operand shift: %xunknown privileged spec set by %s=%sunknown reg: %dunrecognised disassembler CPU option: %sunrecognised disassembler option: %sunrecognised register name set: %sunrecognized disassembler option with '=': %sunrecognized disassembler option: %sunrecognized form of instructionunrecognized instructionvalue must be a multiple of 16value must be in the range 0 to 240value must be in the range 0 to 28value must be in the range 0 to 31value must be in the range 1 to value must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s optionwidth value is out of rangewriting to a read-only registerz0-z15 expectedz0-z7 expectedProject-Id-Version: opcodes 2.36.90
Report-Msgid-Bugs-To: bug-binutils@gnu.org
PO-Revision-Date: 2021-11-21 01:32+0100
Last-Translator: Stéphane Aulery <lkppo@free.fr>
Language-Team: French <traduc@traduc.org>
Language: fr
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
Plural-Forms: nplurals=2; plural=(n > 1);
X-Generator: Poedit 2.4.2


  Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour "%s" :
   
  aliases            Afficher les alias des instructions.

  debug_dump         Interrupteur temporaire pour la trace de débogage.

  no-aliases         Ne pas afficher les alias des instructions.

  no-aliases    Désassembler seulement en instructions canoniques,
                au lieu de pseudo-instructions.

  no-notes         Ne pas afficher les instructions.

  no-pc   Ne pas afficher le préfixe de compteur de programme.
  ctx4    Forcer le désassemblage en mode 4-context.
  ctx8    Forcer le mode 8-context, a la préséance.
  notes            Afficher les alias les instructions.

  numeric       Affiche le nom des registres numériques, au lieu de leur nom ABI.

  priv-spec=PRIV  Affiche le CSR selon la spécification de privilège choisie
                  (1.9, 1.9.1, 1.10, 1.11).

Les options spécifiques AARCH64 du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :

Les options spécifiques ARC du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :

Les options suivantes spécifiques au désassemblage ARM sont prises en
charge avec l’utilisation de l’option -M :

Les options spécifiques MIPS du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :


Les options spécifiques NFP du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :

Les options spécifiques PPC suivantes sont prises en charge avec l’utilisation
de l’option -M :

Les options spécifiques RISC-V du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :

Les options spécifiques S/390 du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :

Les options spécifiques i386/x86-64 du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :

Warning : Le décompilation peut être incorrecte en raison du choix de classe d'opcode supposées.
Utiliser -M<classe[,classe]> pour sélectionner la ou les classes d’opcode correctes.
				
Attention : non valable comme instruction à 2 opérandes.
  addr16      Supposer un adressage 16 bits
  addr32      Supposer un adressage 32 bits
  addr64      Supposer un adressage 64 bits
  amd64         Afficher les instructions en AMD64 ISA
  att         Afficher les instructions en syntaxe AT&T
  att-mnemonic
              Afficher les instructions avec les mnémoniques AT&T
  data16      Supposer une taille de données sur 16 bits
  data32       Supposer une taille de données sur 32 bits
  i386        Désassembleur en mode 32 bits
  i8086       Désassembleur en mode 16 bits
  intel       Afficher les instructions en syntaxe Intel
  intel-mnemonic
              Afficher les instructions avec les mnémoniques Intel
  intel64       Afficher les instructions en Intel64 ISA
  suffix      Toujours afficher les suffixes d’instruction en syntaxe AT&T
  x86-64      Désassembleur en mode 64 bits
# erreur interne, modificateur indéfini (%c)# erreur interne, opérande « %s %s » indéfini$<non défini>%d bits inutilisés dans i386_cpu_flags.
%d bits inutilisés dans i386_operand_type.
%dsp16() prend une adresse symbolique, pas un nombre%dsp8() prend une adresse symbolique, pas un nombre%s : %d : « ) » manquante dans le champ de bits : %s
%s : %d : champ de bits inconnu : %s
%s : Erreur : %s : Avertissement : %s : erreur : %s:%d: %s : espace d'encodage de l'opcode non reconnu
opérateur LSL interditopérateur ROR interditdécalage (DP) hors intervalle.décalage (SP) hors intervalle.(inconnu(e))illégal*type d’opérande inconnu : %d**inconnu(e)*<opérateur CRC invalide>.<mauvais>décalage de 21 bits hors intervalleL’adressage 64 bits est désactivé<mauvais><code de fonction %d><instruction illégale><précision illégale><numéro de registre illégal><erreur interne du désassembleur><erreur interne dans la table des opcodes : %s %s>
<numéro de registre CC-reg invalide><branche invalide><numéro de registre cacheop invalide><action cmd invalide %d:%d:%d>[]<cible cmd invalide %d:%d:%d>[<code conditionnel invalide><drapeau invalide><numéro de registre float-CC-reg invalide><taille de l'opérateur invalide><numéro de registre prefop invalide><numéro de registre reg invalide><numéro de registre invalide><numéro de registre s-reg invalide><taille invalide><numéro de registre v-reg invalide><instruction_invalide><registre %d inconnu>ABANDONNER : opérande inconnuAdresse 0x%s hors intervalle.
Erreur rencontrée pendant la génération des opérations d'instruction étendueConsidérer tous les insns comme des index insnsTentative de repérage d’un index de bit de 0La valeur de BO n'implique aucun indice de branche, lors de l'utilisation du modificateur + ou -Expression immédiate erronéeRegistre erroné dans un post-incrémentRegistre erroné dans un pré-incrémentNom de registre érronéGROS problème dans parse_imm16 !Bits pour indexer les registres généraux hors intervalle (0-15)Adresse d’octet requise - doit être paire.CpuMax != %d !
Désassemble les noms de « registre »Désassemble en mode architecture ESADésassemble en mode z/ArchitectureImpossible de spécifier le numéro de dépendance %s
Incompréhensible : 0x%x 
Activer les extensions CDE pour l'espace N de coprocesseurEchec de traitement de la section %u Erreur : lecture depuis la mémoire échouéeExaminer l’étiquette précédente pour déterminer le type d’insnsLe fichier a une section ME-Config invalide.Le fichier n'a pas de section ME-Config.parité GPR illégaleHummmm 0x%xnote UC %d pour l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d
note UC %d dans l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d
UC : %s [%s] n’a pas de terminal ou de sous-classe
UC : %s n’a pas de terminal ou de sous-classe
Valeur immédiate hors intervalle (-128 à 127)Valeur immédiate hors intervalle (-32768 à 32767)Valeur immédiate hors intervalle (-512 à 511)Valeur immédiate hors intervalle (-7 à 8)Valeur immédiate hors intervalle (-8 à 7)Valeur immédiate hors intervalle (0 à 65535)Option NFP invalide : %sIndicateur de taille invalidele registre LP_COUNT ne peut pas être utilisé comme registre de destinationConflit d’étiquette avec « Rx »Conflits d’étiquette avec le nom de registrePréfixe « # » manquantPréfixe « . » manquantPréfixe « pag: » manquantPréfixe « pof: » manquantPréfixe « seg: » manquantPréfixe « sof: » manquantNommer les globals bien connusAucune de repositionnement pour une petite valeur immédiateN’est pas une adresse de type PC.Seuls $sp ou $15 sont autorisés avec cet opcodeSeuls $tp ou $13 sont autorisés avec cet opcodeL’opérande n’est pas un symboleOpérande hors intervalle. Doit être compris entre -32768 et 32767.Veuillez rapporter ce bogueAfficher les noms des registres CP0 et HWR selon
                        l’architecture spécifiée.Afficher les noms des registres CP0 selon l’architecture spécifiée.
                  Par défaut : à partir du binaire désassemblé.
Afficher les noms FPR selon l’ABI spécifiée.
                  Par défaut : numérique.
Afficher les noms GPR et FPR selon l’ABI spécifiée.
Afficher les noms GPR selon l’ABI spécifiée.
                  Par défaut : à partir du binaire désassemblé.
Afficher les noms HWR selon l’architecture spécifiée.
                  Par défaut : à partir du binaire désassemblé.
Affiche les instructions inconnues suivant la longueur de leur deux premiers bitsReconaissance des instructions DSP.Reconnaissance des instructions FPU QuarkSE-EM.Reconaissance des instructions FPX DP.Reconaissance des instructions FPX SP.Reconaissance des instructions MSA.
Reconaissance des instructions NPS400.Reconnaissance des instructions FPU double assist.Reconnaissance des instructions FPU double précision.Reconnaissance des instructions FPU simple précision.Reconnaissance du jeu d'instructions Global INValidate (GINV) ASE.
Reconnaissance du jeu d'instructions Loongson Content Address Memory (CAM).
Reconnaissance du jeu d'instructions Loongson EXTensions (EXT).
Reconnaissance du jeu d'instructions Loongson EXTensions R2 (EXT2).
Reconnaissance du jeu d'instructions Loongson MultiMedia extensions Instructions (MMI) ASE.
Reconnaissance des instructions ASE
d'adressage physique étendu (XPA).
Reconnaissance des instructions de vectorisation ASE.
Liste de registres invalideLe numéro de registre doit être compris entre r0 et r7Le numéro de registre doit être compris entre r8 et r15Numéro de registre invalide SR/SelID hors intervalleinstruction compatible "movprfx" SVE attendueinstruction SVE attendue après "movprfx"SelID hors intervalleSélectionner les noms de registres brutsSélectionner les noms de registres utilisés par GCCSélectionner les noms de registres utilisés dans la documentation ISA pour ARMSélectionner les noms de registres utilisés par APCSSélectionner les noms de registres utilisés par ATPCSSélectionner les noms de registres spéciaux utilisés par ATPCSLe petit opérande n’était pas un nombre immédiatNuméro de registre spécial hors intervalleErreur de syntaxe : pas de « ) » en suffixeLes options suivantes spécifiques au désassemblage WebAssembly sont prises en
charge avec l’utilisation de l’option -M :
L’opérande de l’opérateur % n’est pas un symboleUIMM = 00000 est illégal.UIMM values >15 est illégal.UIMM values >7 est illégal.Erreur %d inconnue
Utiliser les formes d'instructions caniniques.
Utilise seulement la notation héxadécimale pour l'affichage.VSR chevauche l'opérande ACCValeur mal alignéeLa valeur de l’opérande A doit être 0 ou 1mot clef W invalide dans le slot de l’opérande FR.registre W attenduWarning : désassembleur inutilisable — pas assez de données disponiblesWarning: non valable comme instruction à 2 opérandesWarning: non valable comme instruction d’émulationWarning: détection d’utilisation réservée de bits A/L et B/WAttention : registre source %s (%s) sans sélecteur « chks »
Attention : registre source %s (%s) sans sélecteur « chks » ou registres
Warning: mode d’adressage CALLA inconnuintervalle de valeur acceptées -1 à 6registre d’adresse dans la plage de chargementcache writeback d'adresses attenduassertion échouée %s : %dtentative d’initialisation du bit 'at' lors de l’utilisation du modificateur + ou -tentative d’initialisation du bit y lors de l’utilisation du modificateur + ou -Cas erroné %d (%s) dans %s : %dinstruction « %.50s » erronéeinstruction « %.50s… » erronéebit,base hors intervallebit,base hors intervalle pour un symboleopérande de branchement non alignébranchement avec un décalage impairvaleur de branchement hors intervalle et avec un décalage impairvaleur de branchement hors intervallerepositionnement d’octet indisponibleimpossible de créer i386-init.h, errno = %s
impossible de créer i386-tbl.h, errno = %s
impossible de trouver %s pour la lecture
impossible de lire i386-reg.tbl, errno = %s
impossible de trouver ia64-ic.tbl pour la lecture
impossible d’utiliser le registre de destination de nombre impairimpossible d’utiliser le registre source de nombre impairle coprocesseur CDE n'est pas entre 0 et 7 : %scgen_parse_address a retourné un symbole. Symbole requis.classe %s définie mais inutilisée
coproc doit avoir un argument : %sl'argument coprocN prend les options "generic", "cde", ou "CDE" : %svaleur de déplacement non alignéeLa valeur de déplacement hors intervalle et non alignéevaleur de déplacement hors intervalleComment spécifier %% pour la dépendance %s ?
valeur immédiate dsp:16 hors intervallevaleur immédiate dsp:20 hors intervallevaleur immédiate dsp:24 hors intervallevaleur immédiate dsp:8 hors intervalleattendu 16, 32, ou 64 inadresse relative GOT attendue : got(symbole)adresse relative GOT attendue : gotoffhi16(symbole)adresse relative GOT attendue : gotofflo16(symbole)adresse relative GP attendue : gp(symbole)opérateur étendu attenduregistre externele premier registre du rang devrait être r13valeur immédiate en virgule flottante attenduela valeur en virgule doit être 0,0 ou 1,0la valeur en virgule doit être 0,5 ou 1,0la valeur en virgule doit être 0,5 ou 2,0valeur d’opérande L illégalevaleur d’opérande PL illégalevaleur d’opérande WC illégalemasque de bits illégalid illégal (%d)valeur immédiate illégaleusage illégal des parenthèsesimm10 hors intervallevaleur immédiate imm:6 hors intervallevaleur immédiate hors de l’intervalle 0-7valeur immédiate hors de l’intervalle 1-2valeur immédiate hors de l’intervalle 1-8valeur immédiate hors de l’intervalle 2-9décalage immédiatvaleur immédiate hors intervallevaleur immédiate trop grande pour la taille de l’élémentvaleur immédiateLa valeur immédiate ne doit pas être un registrevaleur immédiate hors intervallevaleur immédiate hors intervallevaleur immédiate égale à zéro attenduevaleur d’opérande L incompatibleregistre d’index dans la plage de chargementregistre d’index xzr non autorisél'instruction ouvre une nouvelle séquence de dépendance sans mettre fin à la précédentedonnées insuffisantes pour décoder l'instructionerreur interne du désassembleurerreur interne : unité d'instruction erronéeerreur interne : code majeur erronéerreur interne : sparc-opcode.h erroné : « %s » == « %s »
erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx
erreur interne : vliw->next_slota une mauvaise valeurerreur interne : bpf_cgen_cpu_open : boutisme non définierreur interne : bpf_cgen_cpu_open : argument %d non pris en chargeerreur interne : bpf_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : description d'opcode cassée pour : « %s %s »erreur interne : cris_cgen_cpu_open : boutisme non définierreur interne : cris_cgen_cpu_open : argument %d non pris en chargeerreur interne : cris_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : pas de méthode connue pour analyser les résultatserreur interne : epiphany_cgen_cpu_open : boutisme non définierreur interne : epiphany_cgen_cpu_open : argument %d non pris en chargeerreur interne : epiphany_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : fr30_cgen_cpu_open : boutisme non définierreur interne : fr30_cgen_cpu_open : argument %d non pris en chargeerreur interne : fr30_cgen_rebuild_tables : confit de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : frv_cgen_cpu_open : boutisme non définierreur interne : frv_cgen_cpu_open : argument %d non pris en chargeerreur interne : frv_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : immediate() appelée avec un nombre d'octets invalide (%d)erreur interne : ip2k_cgen_cpu_open : boutisme non définierreur interne : ip2k_cgen_cpu_open : argument %d non pris en chargeerreur interne : ip2k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : iq2000_cgen_cpu_open : boutisme non définierreur interne : iq2000_cgen_cpu_open : argument %d non pris en chargeerreur interne : iq2000_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : lm32_cgen_cpu_open : boutisme non définierreur interne : lm32_cgen_cpu_open : argument %d non pris en chargeerreur interne : lm32_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : m32c_cgen_cpu_open : boutisme non définierreur interne : m32c_cgen_cpu_open : argument %d non pris en chargeerreur interne : m32c_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : m32r_cgen_cpu_open : boutisme non définierreur interne : m32r_cgen_cpu_open : argument %d non pris en chargeerreur interne : m32r_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : mep_cgen_cpu_open : boutisme non définierreur interne : mep_cgen_cpu_open : argument %d non pris en chargeerreur interne : mep_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : mt_cgen_cpu_open : boutisme non définierreur interne : mt_cgen_cpu_open : argument %d non pris en chargeerreur interne : mt_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : or1k_cgen_cpu_open : boutisme non définierreur interne : or1k_cgen_cpu_open : argument %d non pris en chargeerreur interne : or1k_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : ressource matérielle inconnueerreur interne : opérande « %s » inconnuerreur interne : champ %d inconnu lors de la construction d’instructionerreur interne : champ %d inconnu lors du décodage d’instruction.erreur interne : champ %d inconnu lors de l’obtention d’un opérande int.ereur interne : champ %d inconnu lors de l’obtention d’un opérande vma.erreur interne : Champ %d inconnu lors de l’analyseerreur interne : champ %d inconnu lors de l’affichage d’instruction.erreur interne : champ %d inconnu lors de l’initialisation d’un opérande int.errer interne : champ %d inconnu lors de l’initialisation d’un opérande vma.erreur interne : xc16x_cgen_cpu_open : boutisme non définierreur interne : xc16x_cgen_cpu_open : argument %d non pris en chargeerreur interne : xc16x_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"erreur interne : xstormy16_cgen_cpu_open : boutisme non définierreur interne : xstormy16_cgen_cpu_open : argument %d non pris en chargeerreur interne : xstormy16_cgen_rebuild_tables : confilt de valeurs insn-chunk-bitsize : "%d" vs. "%d"repositionnement interne de type invalideinterne : code non débogué (test manquant) : %s : %d%function() invalide à cette positionnuméro Ddd invalideopérateur R invalidenuméro TH invalidetype d’adresse incorrecte pour l’opérandemode d’adressage incorrectearithmetique immédiate invalidenuméro bat invalideoption conditionnelle invalideconstante invalideaccès compteur invalideopérateur étendu ou de décalage invalideImmediat incorrecte, devrait être 1, 2 ou 4champ de masque invalidemasque mfcr invalideoffset invalidedécalage invalide : doit être dans l'intervalle [-512, -8] et un multiple de 8opérande invalide. Type doit être 0, 1 ou 2 seulement.position incorrecte, devrait être 0, 16, 32, 48 ou 64.position incorrecte, devrait être 0, 8, 16 ou 24position incorrecte, devrait être 16, 32, 64 ou 128.position incorrecte, devrait être 0, 4, 8… 124.longueur de post-incrément invalideregistre invalideregistre invalide pour l’ajustement de la pileliste de registres invalidenom de registre invalidenuméro de registre invalide, devrait être blinknuméro de registre invalide, devrait être fpnuméro de registre invalide, devrait être pcldécalage de registre invalideopérande de registre invalide lors de la mise à jourvaleur immédiate répliquée MOV incorrectelongueur de décalage invalideopérateur de décalage invalidetaille incorrecte, doit être dans l’intervalle 1 à 64.taille incorrecte, devrait être 1, 2, 4 ou 8taille incorrecte, devrait être numéro de registre spécial invalidenuméro tbr invalidevaleur immédiate invalide pour les valeurs immédiates CMEM ld/stvaleur immédiate invalidesaut indicé non alignérebut en fin de lignele dernier registre du rang ne correspond pasprédiction de fusion attendue en raison de l'instruction précédente "movprfx"spécification de privilèges incohérente %s=%s, l'attribut de privilège elf est %s« ) » manquante« ] » manquantopérateur étendu manquantmnémonique manquante dans la chaîne de syntaxeregistre manquantle format le plus récent « %s »
apparaît plus restrictif que « %s »
note multiple %s non gérée
multiplicateurvaleur immédiate négative interditedécalage négatif ou non aligné attenduaucun instruction mappée directement à l'UC %s
aucun instruction mappée directement à l’UC %s [%s]longueur de décalage interdite pour les constantes 8 bitscouple r0l/r0h invalideformat de décalage (IP) invalideL’opcode %s n’a pas de classe (ops %d %d %d)
L’opérande n’est pas zéroopérande hors intervalle (%ld n’est pas entre %ld et %ld)opérande hors intervalle (%ld n’est pas entre %ld et %lu)opérande hors intervalle (%lu n’est pas entre %lu et %lu)opérande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx)opérande hors intervalle (pas entre 1 et 255)mémoire saturéeregistre de sortie de l'instruction précédente "movprfx" attendu comme sortieregistre de sortie de l'instruction précédente "movprfx" non utilisé par l'instruction couranteregistre de sortie de l'instruction précédente "movprfx" utilisé comme entréeécrasement du champ %s->%s
écrasement de la note %d par la note %d (UC : %s)
p0-p7 attenduparse_addr16 : opindex invalide.L’opérande de l’opérateur % n’est pas un symbolevaleur de position hors intervalleregistre prédit différent de celui de l'instruction précédente "movprfx"instuction prédite attendue après "movprfx"la précédente séquence "movprfx" n'est pas terminéelecture depuis un registre en lecture / écritureUn registre paire doit être continuUn registre paire doit commencer par un même registrele registre R30 est un indicateur de limmindex d’élément de registrele registre doit être BLINKle registre doit être GPle registre doit être ILINK1le registre doit être ILINK2le registre doit être PCLle registre doit être R0le registre doit être R1le registre doit être R2le registre doit être R3le registre doit être SPle registre doit être dans la plage r0-r3 ou r12-r15nom de registre utilisé comme valeur immédiatenuméro de registreLe numéro de registre doit être pairregistre hors intervalletaille de registre incompatible avec l'instruction précédente "movprfx"registre source déplacé dans une valeur immédiateregistre indisponible pour les instructions courtesrepositionnement invalide du magasinrotation attendue de 0, 90, 180 ou 270rotation attendue de 90 ou 270registre source %s (%s) n’a pas de registres
longueur du décalagela longueur de décalage doit être 0 ou 12longueur de décalage attendue de 0 ou 16longueur de décalage attendu de 0 ou 8la longueur de décalage doit être un multiple de 16décalage interditopérateur de décalage attendules opérandes des registres source et cible doivent être différentsle registre spécifié ne peut pas être lu depuisle registre spécifié ne peut pas être écrit versregistre de pointeur de pile attenduerreur de syntaxe (caractère « %c » attendu, « %c » trouvé)erreur de syntaxe (caractère « %c » attendu, fin de l’instruction trouvée)impossible de modifier le répertoire vers « %s », errno = %s
indéfini(e)cache writeback d’adresses inattenduinconnu(e)inconnu	0x%02lxinconnu	0x%04lxoption S/390 du désassembleur inconnue : %schamp de bits inconnu : %s
décalage d’opérande inconnu : %s
contrainte « %c » inconnuedécalage d’opérande inconnu : %xspécification de privilège inconnue définie par %s=%sregistre inconnu : %doption CPU du désassembleur inconnue : %soption du désassembleur inconnue : %sjeu de registres inconnu : %soption du désassembleur inconnue avec '=' : %soption du désassembleur inconnue : %sforme d’instruction inconnueinstruction inconnuela valeur doit être un multiple de 16la valeur doit être dans l’intervalle 0 à 240la valeur doit être dans l’intervalle 0 à 28la valeur doit être dans l’intervalle 0 à 31la valeur doit être dans l’intervalle 1 à la valeur doit être une puissance de 2valeur hors de l’intervalle 1 à 256vector5 hors intervallevector8 hors intervalleavertissement : l'option inconnue -M%s est ignoréevaleur de largeur hors intervalleécriture depuis un registre en lecture / écriturez0-z15 attenduz0-z7 attendu